PARA PUBLICAR EN TRUCOS WINDOWS XP
E-mail: jfarrando@yahoo.com
WINDOWS 7
MICROSOFT WINDOWS 7
( BLACKCOMB - VIENNA )
REQUISITOS DE HARDWARE DE WINDOWS SEVEN
PARA ARQUITECTURA DE 32 BITS:
MICROPROCESADOR - 1 GHZ - MINIMO
MEMORIA RAM - 1 GHZ - ""
TARJETA DE VIDEO O GRAFICA 128 MB
DE RAM MINIMO CON SOPORTE DIRECT X9
Y SOPORTE DE WDDM 1.0 PARA WINDOWS AERO
DISCO RIGIDO - 16 GB DE ESPACIO LIBRE
UNIDAD OPTICA - DVD-R/RW
REQUISITOS DE HARDWARE DE WINDOWS SEVEN
PARA ARQUITECTURA DE 64 BITS:
PARA ARQUITECTURA DE 64 BITS:
MICROPROCESADOR - 1 GHZ - MINIMO
MEMORIA RAM - 2 GHZ - ""
TARJETA DE VIDEO O GRAFICA 128 MB
DE RAM MINIMO CON SOPORTE DIRECT X9
Y SOPORTE DE WDDM 1.0 PARA WINDOWS AERO
DE RAM MINIMO CON SOPORTE DIRECT X9
Y SOPORTE DE WDDM 1.0 PARA WINDOWS AERO
DISCO RIGIDO - 20 GB DE ESPACIO LIBRE
UNIDAD OPTICA - DVD-R/RW
CARACTERISTICAS DEL WINDOWS 7
MODELO DE DESARROLLO - SOFWARE PROPIETARIO
LANZAMIENTO – RTM 22 DE JULIO DEL 2009
LANZAMIENTO GENERAL – 22 DE OCTUBRE 2009
ULTIMA VERSION ESTABLE – 6.1 DEL 22 DE OCTUBRE DE 2009
NUCLEO DEL SISTEMA NT 6.1
NUCLEO DEL TIPO HIBRIDO
PLATAFORMAS SOPORTADAS – IA-32 / X86-64
ACTUALIZACION MEDIANTE WINDOWS UPDATE
ACTUALIZACION EMPRESAS WSUS – SCCM
LICENCIAS – MICROSOFT EULA – CLUF
PLATAFORMA DE IDIOMAS – MULTILINGUE
SOPORTE TECNICO HASTA 13 ENERO 2015
LA DIFERENCIA DE WINDOWS VISTA SE BASA EN QUE WINDOWS 7, INCORPORA UNA ACTUALIZACIÓN INCREMENTAL DEL NÚCLEO NT 6.0, LO QUE TIENE COMO FIN MANTENER CIERTO GRADO DE COMPATIBILIDAD CON APLICACIONES Y HARDWARE EN LOS QUE WINDOWS VISTA YA ERA COMPATIBLE. LAS METAS DE DESARROLLO PARA WINDOWS 7 FUERON EL MEJORAR SU INTERFAZ PARA HACERLA MÁS AMIGABLE AL USUARIO E INCLUIR NUEVAS CARACTERÍSTICAS QUE PERMITIERAN HACER TAREAS DE UNA MANERA MÁS FÁCIL Y RÁPIDA, AL MISMO TIEMPO EN QUE SE REALIZARÍAN ESFUERZOS PARA LOGRAR UN SISTEMA MÁS LIGERO, ESTABLE Y RÁPIDO.
DIVERSAS PRESENTACIONES DADAS POR LA COMPAÑÍA EN EL 2008 SE ENFOCARON EN DEMOSTRAR CAPACIDADES MULTITÁCTILES, UNA INTERFAZ REDISEÑADA JUNTO CON UNA NUEVA BARRA DE TAREAS Y UN SISTEMA DE REDES DOMÉSTICAS DENOMINADO GRUPO EN EL HOGAR, ADEMÁS DE MEJORAS DE RENDIMIENTO.
WINDOWS 7 INCLUYE NUMEROSAS ACTUALIZACIONES, ENTRE LAS QUE SE ENCUENTRAN AVANCES EN RECONOCIMIENTO DE VOZ, TÁCTIL Y ESCRITURA, SOPORTE PARA DISCOS VIRTUALES, MEJOR DESEMPEÑO EN PROCESADORES MULTI-NÚCLEO, MEJOR ARRANQUE Y MEJORAS EN EL NÚCLEO.
MEJORAS Y NOVEDADES DE WINDOWS 7
WARP
ES UNA TECNOLOGÍA DE WINDOWS 7 QUE LE PERMITIRÁ A CUALQUIER ORDENADOR EJECUTAR TRANSPARENCIAS DE AERO Y ALCANZAR CIERTOS REQUERIMIENTOS DE DIRECT3D. EL ÚNICO REQUISITO ES CONSTAR CON UN PROCESADOR DE MÁS DE 800 MHZ.
WINDOWS EXPLORER
BIBLIOTECAS:
LAS "BIBLIOTECAS" SON CARPETAS VIRTUALES QUE AGREGAN EL CONTENIDO DE VARIAS CARPETAS Y LAS MUESTRAN EN UNA SOLA. POR EJEMPLO LAS CARPETAS AGREGADAS EN LA LIBRERÍA "VÍDEOS" POR DEFECTO SON: "VÍDEOS PERSONALES" (ANTES "MIS VÍDEOS") Y "VÍDEOS PÚBLICOS" AUNQUE SE PUEDEN AGREGAR MÁS MANUALMENTE. SIRVEN PARA CLASIFICAR LOS DIFERENTES TIPOS DE ARCHIVOS (DOCUMENTOS, MÚSICA, VÍDEOS, FOTOS).
LA BARRA LATERAL DE WINDOWS O MÁS CONOCIDA COMO WINDOWS SIDEBAR SE HA ELIMINADO Y AHORA LOS GADGETS PUEDEN UBICARSE LIBREMENTE EN CUALQUIER LUGAR DEL ESCRITORIO.
BARRA DE TAREAS
LA BARRA DE TAREAS FUE REDISEÑADA HACIÉNDOLA MÁS ANCHA Y LOS BOTONES DE LAS VENTANAS YA NO TRAEN TEXTO, SINO ÚNICAMENTE EL ICONO DE LA APLICACIÓN. ESTOS CAMBIOS SE HACEN PARA MEJORAR EL DESEMPEÑO EN SISTEMAS DE PANTALLA TÁCTIL. LOS ÍCONOS SE HAN INTEGRADO CON EL INICIO RÁPIDO, Y AHORA LAS VENTANAS ABIERTAS SE MUESTRAN AGRUPADAS EN ESE ÚNICO ICONO CON UN BORDE INDICANDO QUE ESTÁN ABIERTAS. LOS ACCESOS DIRECTOS SIN ABRIR NO TIENEN UN BORDE.
AERO PEEK:
LAS PREVISUALIZACIONES INCLUÍDAS DESDE WINDOWS VISTA SE HAN MEJORADO PASANDO A SER MÁS INTERACTIVAS Y ÚTILES. CUANDO SE POSA EL MOUSE SOBRE UNA APLICACIÓN ABIERTA ÉSTE MUESTRA UNA PREVISUALIZACIÓN DE LA VENTANA DONDE MUESTRA EL NOMBRE, LA PREVISUALIZACIÓN Y LA OPCIÓN DE CERRARLA, ADEMÁS, SI SE PONE EL RATÓN SOBRE LA PREVISUALIZACIÓN, SE OBTIENE UNA MIRADA A PANTALLA COMPLETA Y AL QUITARLO SE REGRESA AL PUNTO ANTERIOR. ADEMÁS SE INCORPORÓ ESTA MISMA CARACTERÍSTICA A WINDOWS FLIP.
VER VIDEO AERO PEEK
AERO SHAKE:
ESTA UTILIDAD FACILITA LA TAREA DE LIMPIAR EL ESCRITORIO. GRACIAS A ESTA FUNCIONALIDAD PODREMOS MINIMIZAR TODAS LAS VENTANAS ABIERTAS CON SOLO AGITAR UNA VENTANA DESDE LA BARRA DE TITULO.
VER VIDEO DE AERO SHAKE
AERO SNAP
ES UNA UTILIDAD PRECISA SI DISPONES DE UN MONITOR WIDESCREEN. AL MOVER UNA VENTANA HACIA UNO DE LOS COSTADOS, POR EJEMPLO, LOGRARÁS QUE ÉSTA SE ACOMODE Y OCUPE UNA MITAD DE LA PANTALLA.
VIDEO AERO SNAP
JUMP LIST:
HACIENDO CLIC DERECHO A CUALQUIER APLICACIÓN DE LA BARRA DE TAREAS APARECE UNA "JUMP LIST" (LISTA DE SALTOS) EN DONDE SE PUEDEN HACER TAREAS SENCILLAS DE ACUERDO A LA APLICACIÓN, POR EJEMPLO, ABRIR DOCUMENTOS RECIENTES DE OFFICE, ABRIR PESTAÑAS RECIENTES DE INTERNET EXPLORER, ESCOGER LISTAS DE REPRODUCCIÓN EN EL MEDIA PLAYER, CAMBIAR EL ESTADO EN WINDOWS LIVE MESSENGER, ETC.
BARRA MOSTRAR ESCRITORIO:
ESTA NUEVA BARRA TRAE UN PEQUEÑO RECTÁNGULO EN LA ESQUINA DERECHA QUE REEMPLAZA EL ICONO EN INICIO RÁPIDO DE VERSIONES ANTERIORES. ESTE NUEVO "RECTÁNGULO" PERMITE QUE AL PONER EL PUNTERO SOBRE ÉL, HAGA QUE LAS VENTANAS SE PONGAN 100% TRANSPARENTES, ESTO SIRVE PARA PODER VER EL ESCRITORIO DE MANERA RÁPIDA, VER GADGETS U OTRAS COSAS, O TAMBIÉN SIMPLEMENTE SE LE PUEDE DAR CLIC Y MINIMIZAR TODAS LAS VENTANAS.
MULTIMEDIA
WINDOWS 7 INCLUYE CONSIGO WINDOWS MEDIA CENTER Y WINDOWS MEDIA PLAYER 12.
INTERFAZ RIBBON
EL EQUIPO DE DESARROLLO DE LA INTERFAZ RIBBON DE MICROSOFT OFFICE 2007 FORMÓ PARTE ACTIVA EN EL REDISEÑO DE ALGUNOS PROGRAMAS Y CARACTERÍSTICAS DE WINDOWS 7, INCLUYENDO DICHA INTERFAZ EN LAS HERRAMIENTAS PAINT Y WORDPAD.
RIBBON ES UNA INTERFAZ GRÁFICA DE USUARIO DE UNA BANDA COMPUESTA (CINTAS) EN LA PARTE SUPERIOR DE UNA VENTANA QUE SE EXPONE A TODAS LAS FUNCIONES QUE PUEDE REALIZAR UN PROGRAMA EN UN SOLO LUGAR. ADICIONALES PUEDEN APARECER CINTAS BASADAS EN EL CONTEXTO DE LOS DATOS.
SOPORTE DE PANTALLAS MULTITÁCTILES
LOS POSIBLES USOS DE LAS PANTALLAS MULTITACTILES, VAN DESDE HACER DIBUJOS EN PAINT, AGRANDAR O REDUCIR FOTOS Y RECORRER UN MAPA EN INTERNET, ARRASTRAR Y ABRIR ELEMENTOS, SIMPLEMENTE CON TOQUES EN LA PANTALLA.
XP MODO
WINDOWS 7 PERMITE INTEGRARSE CON LA NUEVA VERSIÓN WINDOWS VIRTUAL PC, QUE PERMITE EJECUTAR UN EQUIPO VIRTUAL WINDOWS XP EN FORMA TRANSPARENTE PARA EL USUARIO (LA APLICACIÓN DENTRO DE LA MÁQUINA VIRTUALIZADA SE VE COMO OTRA OPCIÓN EN EL MENÚ DE WINDOWS 7 Y SU EJECUCIÓN ES DIRECTA, SIN PASAR POR EL MENÚ DE INICIO DEL XP VIRTUALIZADO). SI BIEN MICROSOFT YA HABÍA LIBERADO MED-V DENTRO DE SU PAQUETE MDOP QUE CUMPLE LA MISMA FUNCIÓN EN ENTORNOS HYPER-V, ESTA ES UNA SOLUCIÓN ORIENTADA A USUARIOS AVANZADOS Y PEQUEÑAS EMPRESAS QUE NO NECESITAN DE HERRAMIENTAS PARA ADMINISTRACIÓN CENTRALIZADA. ESTA FUNCIONALIDAD SE DEBE DESCARGAR DE FORMA INDEPENDIENTE EN EL SITIO DE MICROSOFT (AUNQUE SÓLO CORRESPONDE A LAS EDICIONES PROFESSIONAL, ULTIMATE Y ENTERPRISE DE WINDOWS 7). ASIMISMO, EL MODO XP REQUIERE DE PROCESADORES CON CAPACIDAD DE VIRTUALIZACIÓN, A DIFERENCIA DEL TRADICIONAL VIRTUAL PC 2007 O VIRTUAL PC 2008.
MICROSOFT HA DECIDIDO NO INCLUIR LOS PROGRAMAS WINDOWS MAIL, WINDOWS MOVIE MAKER Y WINDOWS PHOTO GALLERY EN WINDOWS 7, PONIÉNDOLOS A DISPOSICIÓN A MODO DE DESCARGA EN EL CONOCIDO PAQUETE DE SERVICIOS EN RED, WINDOWS LIVE ESSENTIALS. ESTO SE HA DECIDIDO PARA FACILITAR LAS ACTUALIZACIONES DE ESTOS PROGRAMAS, ALIGERAR EL SISTEMA OPERATIVO, DEJAR ESCOGER AL USUARIO LAS APLICACIONES QUE QUIERE TENER EN SU EQUIPO Y EVITAR FUTURAS DEMANDAS POR MONOPOLIO.
MENOR CONSUMO DE LAS BATERIAS
UNA DE LAS CARACTERÍSTICAS DE WINDOWS 7 QUE MÁS LLAMAN LA ATENCIÓN TIENE QUE VER CON EL BAJO CONSUMO DE BATERÍA.
EL TIMER DE SISTEMA OPERATIVO WINDOWS 7 PASARÁ DE 1MS A 15 MS REDUCIENDO EL CONSUMO DE ENERGÍA UN 15%. EL USO DEL DVD MEJORO, OBTENIENDO UNA EFICIENCIA MAYOR DE LOS RECURSOS.
WINDOWS 7 NECESITARÁ MENOS BATERÍA AL REDUCIR EL CONSUMO DE LOS PROCESADORES. LOS USB NO NECESITARÁN ENERGÍA CUANDO NO EXISTA PERIFERICO CONECTADO. SI NO UTILIZAMOS WIFI SUCEDERA LO MISMO QUE CON LOS USB.
EDICIONES DE MICROSOFT WINDOWS 7:
MICROSOFT HA CONFIRMADO QUE HABRÁ CINCO EDICIONES DE WINDOWS 7 CONSTRUIDAS UNA SOBRE OTRA.
STARTER:
VERSIÓN CON FUNCIONES BÁSICAS DE CÓMPUTO. NO INCLUYE EL TEMA AERO Y ESTA DIRIGIDA A PC'S DE BAJO COSTO EN PAÍSES EN VÍAS DE DESARROLLO CON RESTRICCIONES EN EL MANEJO DE VENTANAS Y EN OPCIONES DE PERSONALIZACIÓN.
HOME BASIC:
VERSIÓN CON MÁS FUNCIONES, INCORPORA EL TEMA AERO PERO SIN TRANSPARENCIAS Y LAS FUNCIONES MEDIA CENTER. NO INCLUYE LAS RESTRICCIONES DE LA VERSION STARTER. SÓLO ESTARÁ DISPONIBLE PARA INTEGRADORES Y FABRICANTES OEM.
HOME PREMIUM:
INCLUYE MEDIA CENTER, EL TEMA AERO COMPLETO Y MEJORAS EN EL SOPORTE DE FORMATOS DE ARCHIVOS MULTIMEDIA. PARA VENTA MINORISTA EN RETAIL.
PROFESSIONAL:
EQUIVALENTE A VISTA BUSINESS, PERO AHORA INCLUIRÁ TODAS LAS FUNCIONES TAMBIÉN DEL HOME PREMIUM MAS "PROTECCIÓN DE DATOS" CON "COPIA DE SEGURIDAD AVANZADA", RED ADMINISTRADA CON DOMAIN JOB, IMPRESIÓN EN RED LOCALIZADA MEDIANTE LOCATION AWARE PRINTING Y CIFRADO DE ARCHIVOS.
ULTIMATE:
VERSIÓN MÁS COMPLETA DE WINDOWS 7 Y TAMBIÉN LA MÁS COSTOSA(ENTRE LOS USUARIOS COMUNES) QUE INCLUYE TODAS LAS FUNCIONES DE LAS VERSIONES ANTERIORES. TAMBIÉN SE ENCONTRARÁ DISPONIBLE EN CANALES DE VENTA AL PÚBLICO.
ENTERPRISE:
PROTECCIÓN DE DATOS CON BITLOCKER EN DISCOS DUROS EXTERNOS E INTERNOS, APPLOCKER, DIRECT ACCESS, BRANCHCACHE, VIRTUALIZACIÓN EN EL ESCRITORIO DE HASTA 4 INSTANCIAS Y EL PAQUETE DE OPCIÓN MULTILENGUAJE. ÚNICAMENTE SE VENDE POR VOLUMEN BAJO CONTRATO DE ANUALIDAD EN EMPRESAS CON EQUIPOS QUE TENGAN LA EDICIÓN PROFESSIONAL PREINSTALADO (NO DA DERECHO A LA LICENCIA PER SE, PUES EXIGE ESTA EDICIÓN PREINSTALADA, AUNQUE SÍ A LA GARANTÍA DE ACTUALIZACIÓN DURANTE LA DURACIÓN DEL CONTRATO Y LA FUNCIONALIDAD ADICIONAL). TAMBIÉN ES LA ÚNICA QUE DA DERECHO A LA SUSCRIPCIÓN DEL PAQUETE DE OPTIMIZACIÓN DE ESCRITORIO MDOP. ADEMAS INCLUYE TODAS LAS HERRAMIENTAS DE LAS OPCIONES ANTERIORES Y ES LA MAS COSTOSA DE TODAS.
FUENTE: WILKIPEDIA – MICROSOFT – WINDOWS7.COM
HARDWARE - MICROPROCESADORES INTEL CORE i7
PROCESADOR INTEL CORE i7
"NEHALEM"
FOTO DEL PROCESADOR INTEL CORE i7
EL MICROPROCESADOR CORE I7, PRIMERO DE UNA NUEVA FAMILIA DE CHIPS BAUTIZADA NEHALEM, ES UN COMPONENTE DE CUATRO NÚCLEOS CON ESTE PROCESADOR DE CUATRO NÚCLEOS, Y LA NUEVA MEJORA DEL YA USADO HYPER THREADING Y EL USO DE SU NUEVA TECNOLOGÍA QUICK PATH, ES SIN DUDA EL NUEVO REEMPLAZO Y PREDECESOR DEL YA CONFIABLE E HASTA ESE MOMENTO INSUPERABLE CORE 2 DUO.
FOTO DEL CORE i7 Y SU ENCAPSULADO
UNA DE LAS NOVEDADES DE CORE I7 ES QUE PUEDE APAGAR COMPLETAMENTE TRES DE SUS CUATRO MOTORES DE CÁLCULO, Y PERMITIR QUE EL CUARTO FUNCIONE A UNA VELOCIDAD MUY ALTA, AHORRANDO ENERGÍA A LA VEZ QUE ACELERA ALGUNOS PROCESOS. SEGÚN GLENN HINTON, UNO DE LOS RESPONSABLES DE CORE I7, NEHALEM HA AÑADIDO UN CONTROLADOR DE MEMORIA, AL IGUAL QUE AMD OPTERON, Y TAMBIÉN TRES CANALES DE COMUNICACIÓN DE ALTA VELOCIDAD. SE ESTIMA QUE EL CHIP OBTIENE DATOS DE LA MEMORIA A MÁS DEL DOBLE DE LA VELOCIDAD DE LOS MODELOS ANTERIORES. CADA UNO DE LOS PROCESADORES NEHALEM TAMBIÉN PUEDE EJECUTAR SIMULTÁNEAMENTE DOS INSTRUCCIONES.
FOTO DEL NUEVO SOCKET LGA 1366
SUS PRECIOS ACTUALES APROXIMADAMENTE PARA SUS 3 MODELOS SON:
CORE I7-965 EXTREME EDITION -> 3,2GHZ, QPI 6,4 GT/S -> 999 U$S
CORE I7-940 -> 2,93GHZ, QPI 4,8 GT/S -> 562 U$S
CORE I7-920 -> 2,66GHZ, QPI 4,8 GT/S -> 284 U$S
FOTO DE LOS NOVEDOSO PADS AHORA REDONDEADOS
DEL SOCKET LGA 1366
DE MAS ESTA MENCIONAR QUE TENDREMOS QUE COMPRAR UNA NUEVA PLACA MADRE PARA ESTE NUEVO MICRO, ES SIN DUDA UNA TECNOLOGÍA MUY INTERESANTE, PARA AQUELLOS QUE LES APASIONE LA PERFORMANCE Y LA VELOCIDAD EN LOS PROCESOS
CARACTERÍSTICAS TECNICAS CLAVE DEL
INTEL® TURBO BOOST TECHNOLOGY
INTEL® TURBO BOOST TECHNOLOGY UN DESEMPEÑO A PEDIDO!!!
¿QUE ES TURBO BOOST?
VIDEO TURBO MODE DEL CORE i7
INTEL® TURBO BOOST TECHNOLOGY ES UNA DE LAS MUCHAS FASCINANTES TECNOLOGÍAS QUE INTEL HA INTEGRADO EN LA MICROARQUITECTURA INTEL® (NOMBRE DE CÓDIGO NEHALEM) DE NUEVA GENERACIÓN. INCREMENTA DE FORMA AUTOMÁTICA LA VELOCIDAD DE PROCESAMIENTO DE LOS NÚCLEOS POR ENCIMA DE LA FRECUENCIA OPERATIVA BÁSICA SI NO SE HAN ALCANZADO LOS LÍMITES ESPECIFICADOS DE ENERGÍA, CORRIENTE Y TEMPERATURA.
AUMENTO DINÁMICO DEL DESEMPEÑO
COMO UNA PRESTACIÓN INDEPENDIENTE Y GRATUITA, INTEL® HYPER-THREADING TECHNOLOGY (INTEL® HT) JUNTO CON INTEL TURBO BOOST TECHNOLOGY AUMENTA EL DESEMPEÑO PARA CARGAS DE TRABAJO QUE EJECUTAN UNO O VARIOS SUBPROCESOS. INTEL TURBO BOOST TECHNOLOGY SE ACTIVA CUANDO EL SISTEMA OPERATIVO (SO) SOLICITA EL ESTADO DE MÁXIMO DESEMPEÑO DEL PROCESADOR (P0).
LA FRECUENCIA MÁXIMA DE INTEL® TURBO BOOST TECHNOLOGY DEPENDE DE LA CANTIDAD DE NÚCLEOS ACTIVOS. EL TIEMPO DURANTE EL CUAL EL PROCESADOR SE MANTIENE EN EL ESTADO DE INTEL TURBO BOOST TECHNOLOGY DEPENDE DE LA CARGA DE TRABAJO Y DEL ENTORNO OPERATIVO, PARA OFRECERLE EL DESEMPEÑO QUE NECESITA, EN EL MOMENTO Y EN EL LUGAR EN QUE LO NECESITA.
CUALQUIERA DE LOS SIGUIENTES FACTORES PUEDE DEFINIR EL LÍMITE SUPERIOR DE INTEL TURBO BOOST TECHNOLOGY CON UNA DETERMINADA CARGA DE TRABAJO:
• CANTIDAD DE NÚCLEOS ACTIVOS
• CONSUMO ESTIMADO DE CORRIENTE
• CONSUMO ESTIMADO DE ENERGÍA
• TEMPERATURA DEL PROCESADOR
CUANDO EL PROCESADOR FUNCIONA POR DEBAJO DE ESTOS LÍMITES Y LA CARGA DE TRABAJO DEL USUARIO EXIGE MAYOR DESEMPEÑO, LA FRECUENCIA DEL PROCESADOR AUMENTARÁ DE FORMA DINÁMICA EN 133 MHZ A INTERVALOS BREVES Y REGULARES HASTA ALCANZAR EL LÍMITE SUPERIOR O LA CANTIDAD MÁXIMA POSIBLE DE NÚCLEOS ACTIVOS. EN CAMBIO, CUANDO SE ALCANZA ALGUNO DE LOS LÍMITES O SE LO SUPERAR, LA FRECUENCIA DEL PROCESADOR DISMINUIRÁ DE FORMA AUTOMÁTICA EN 133 MHZ HASTA RESTABLECER EL FUNCIONAMIENTO DEL PROCESADOR DENTRO DE SUS LÍMITES OPERATIVOS.
INTEL® HYPER-THREADING TECHNOLOGY
¿QUE ES HYPER THREADING?
LAS APLICACIONES PARA EMPRESA, COMERCIO ELECTRÓNICO Y SOFTWARE PARA JUEGOS SIGUEN EXIGIENDO RENDIMIENTO A LOS PROCESADORES. PARA MEJORAR ESTE RENDIMIENTO EN EL PASADO SE CREARON LOS SUBPROCESOS EN LOS PROGRAMAS DIVIDIENDO LAS INSTRUCCIONES EN VARIAS TRANSFERENCIAS PARA QUE VARIOS PROCESADORES PUDIERAN ACTUAR SOBRE ELLAS. LA TECNOLOGÍA HYPER-THREADING (TECNOLOGÍA HT)† PROPORCIONA UN PARALELISMO A NIVEL DE SUBPROCESOS EN CADA PROCESADOR, LO QUE DA COMO RESULTADO UN USO MÁS EFICAZ DE LOS RECURSOS DEL PROCESADOR, MAYOR CAPACIDAD DE PROCESAMIENTO Y RENDIMIENTO MEJORADO EN EL SOFTWARE CON SUBPROCESOS MÚLTIPLES DE HOY DÍA. LA COMBINACIÓN DE UN PROCESADOR INTEL® Y UN CHIPSET QUE ADMITE LA TECNOLOGÍA HT, UN SISTEMA OPERATIVO QUE INCLUYE OPTIMIZACIONES PARA LA TECNOLOGÍA HT Y UNA BIOS COMPATIBLE CON LA TECNOLOGÍA HT QUE LA TIENE ACTIVADA OFRECE FLEXIBILIDAD Y RENDIMIENTO DEL SISTEMA INCREMENTADOS
8MB Intel® Smart Cache
¿QUE ES SMART CACHE?
INTEL® ADVANCED SMART CACHE
ESTA TECNOLOGIA PERMITE QUE EL MICROPROCESADORMANTENGA SUS DATOS A MANO EN LUGAR DE TENER QUE VOLVER A RECOPILAR LOS DATOS ORIGINALES. ESTA TECNOLOGIA DE SMART CACHE INCREMENTA LA PROBABILIDAD DE QUE CADA NUCLEO DE EJECUCION DE UN PROCESADOR MULTINUCLEO PUEDA ACCEDER A LOS DATOS DESDE UN SISTEMA DE SUBCACHE MAS EFICIENTE. ESTO REDUCE LA LATENCIA Y MEJORA EL RENDIMIENTO
INTEGRATED MEMORY CONTROLLER (IMC) CON 3 CANALES DE DDR3
IMC: CONTROLADOR DE MEMORIA INTEGRADO DE TRIPLE CANAL DDR3
A DIFERENCIA DE LAS GENERACIONES ANTERIORES DE PROCESADORES INTEL Y ADOPTANDO UNA DE LAS CARACTERÍSTICAS MÁS APLAUDIDAS DE LOS PROCESADORES AMD, EN NEHALEM SE SACÓ EL CONTROLADOR DE MEMORIA DEL CHIPSET Y SE LE INTRODUJO DENTRO DEL CPU, REDUCIENDO CON ELLO LA LATENCIA Y AUMENTANDO EL ANCHO DE BANDA DEL QUE DISPONE LA MEMORIA. ESTE NUEVO CONTROLADOR PERMITE MANEJAR HASTA 3 CANALES DE MEMORIA DDR3 (LO USUAL ANTES DE ESTO ERA USAR CONTROLADORES DE MEMORIA DE DOBLE CANAL) CON UN ANCHO DE BANDA MÁXIMO DE 192BITS (A DIFERENCIA DE LOS 128BIT QUE NOS DAN LOS DOS CANALES TRADICIONALES). ES IMPORTANTE MENCIONAR QUE EL TRIPLE CANAL DE MEMORIAS NO ESTARÁ DISPONIBLE EN MODELOS FUTUROS DE NEHALEM UN POCO MÁS BÁSICOS. LOS NÚCLEOS BLOOMFIELD (CUYOS TRES MODELOS REVISAMOS HOY) LO SOPORTAN, PERO NI LYNNFIELD NI HAVENDALE (QUE SON DE CUATRO Y DOS NÚCLEOS RESPECTIVAMENTE) SOPORTARÁN ESTA CARACTERÍSTICA, FUNCIONANDO SOLAMENTE CON DOBLE CANAL DDR3.
INTEL® QUICKPATH INTERCONNECT (QPI) AL CHIPSET INTEL® X58 EXPRESS
¿QUÉ ES QUICKPATH?
ESTA NUEVA TECNOLOGÍA REEMPLAZA AL BUS FRONTAL (FSB) QUE VIENE ACOMPAÑANDO A LOS PROCESADORES INTEL DESDE ANTES INCLUSO QUE LOS PRIMEROS PENTIUM. OPERA DE UNA MANERA SIMILAR AL TÚNEL HYPERTRANSPORT QUE UTILIZAN LOS PROCESADORES AMD, YA QUE ES UNA CONEXIÓN PUNTO A PUNTO. HACIENDO GALA DE UNA ALTA VELOCIDAD Y BAJA LATENCIA, OFRECE UN ANCHO DE BANDA MÁXIMO DE 25.6GB/S, MÁS DEL DOBLE QUE OFRECE EL ACTUAL FRONT SIDE BUS.
VIDEOS DEL PROCESADOR INTEL CORE i7
VIDEO DEL EQUIPO DE DISEÑO DEL CORE i 7
REFERENCIA: INTEL
HARDWARE - MICROPROCESADORES INTEL CORE 2 EXTREME DE CUATRO NUCLEOS
FOTOS INTEL CORE 2 EXTREME
DE CUATRO NUCLEOS
El Procesador Intel® Core™2 Extreme de Cuatro Núcleos es el primer procesador de su clase para equipos de sobremesa y ofrece la tecnología más avanzada para procesadores. Este procesador se ha diseñado para los entusiastas de la informática.
Las actuales aplicaciones multimedia, como la edición y reproducción de vídeo/audio y la creación de modelos en 3D, aprovechan la informática de múltiples subprocesos para ofrecer alto rendimiento y demuestran una extraordinaria escalabilidad con los procesadores de cuatro núcleos. El procesador Intel Core 2 Extreme de Cuatro Núcleos puede realizar varias tareas al mismo tiempo con una mejora significativa en cuanto a la capacidad de respuesta del sistema, al descargar determinadas tareas en núcleos específicos con el fin de liberar recursos adicionales del procesador para otras tareas y permitir que los clientes hagan más en menos tiempo.
El Chipset Intel® 975X Express es compatible con el procesador Intel Core 2 Extreme de Cuatro Núcleos. Esta combinación de procesador y chipset ofrece una serie de posibilidades apasionantes, como gráficos duales, y proporciona un impresionante nivel de rendimiento para los usuarios exigentes.
Características del procesador Intel® Core™2 Extreme de cuatro núcleos
Características
Ventajas
Procesamiento de cuatro núcleos
Proporciona cuatro núcleos independientes en un mismo encapsulado con 8 MB de caché L2 y un bus del sistema a 1.066 MHz. Cuatro subprocesos físicos dedicados contribuyen a que los sistemas operativos y aplicaciones ofrezcan un rendimiento adicional, para que los usuarios finales puedan disfrutar de una capacidad mejorada de multitarea y de subprocesos múltiples con cualquier tipo de aplicación y carga de trabajo.
Ejecución dinámica ampliada Intel®
Mejora la velocidad y la eficacia de ejecución, al proporcionar más instrucciones por ciclo de reloj. Cada núcleo puede completar hasta cuatro instrucciones completas a la vez.
Acceso Intel® a memoria inteligente
Optimiza el uso del ancho de banda de datos desde el subsistema de memoria para acelerar la ejecución no secuencial. Un mecanismo de predicción de nuevo diseño reduce el tiempo que las instrucciones tienen que esperar hasta recibir los datos. Los nuevos algoritmos de búsqueda previa transfieren los datos desde la memoria del sistema a la rápida caché L2 antes de su ejecución. Estas funciones mantienen la canalización llena para mejorar la capacidad de procesamiento y el rendimiento.
Caché Intel® inteligente avanzada1
Asigna de forma dinámica la caché L2 compartida a cada núcleo del procesador en función de la carga de trabajo. Esta implementación eficaz y optimizada del doble núcleo aumenta la probabilidad de que cada núcleo pueda tener acceso a los datos guardados en la rápida caché L2, reduciendo significativamente la latencia al acceder a los datos que se utilizan con frecuencia y mejorando el rendimiento.
Intel® Advanced Digital Media Boost
Acelera la ejecución de las instrucciones Streaming SIMD Extension (SSE) para mejorar significativamente el rendimiento al utilizar una amplia gama de aplicaciones, como vídeo, audio, procesamiento de imágenes y fotografías, multimedia, codificación, financieras, de ingeniería y científicas. Las instrucciones SSE de 128 bits se emiten ahora a una velocidad de una por ciclo de reloj, multiplicando de hecho por dos la velocidad de ejecución con respecto a los procesadores de la generación anterior.
Tecnología Intel® de virtualización (Intel® VT)2
Con esta tecnología, una única plataforma de hardware funciona como varias plataformas “virtuales”. Intel VT mejora la capacidad de gestión, limitando el tiempo de inactividad y manteniendo la productividad de los trabajadores al aislar las actividades informáticas en particiones independientes.
Intel® 643
Permite que el procesador tenga acceso a mayores cantidades de memoria. Con hardware y software adecuado de 64 bits, las plataformas basadas en un procesador Intel compatible con Intel 64 pueden permitir el uso de memoria física y virtual ampliada.
Bit de desactivación de ejecución4
Proporciona una protección mejorada contra los virus cuando se implanta con un sistema operativo compatible. La memoria se puede marcar como ejecutable o no ejecutable, para que el procesador envíe un mensaje de error al sistema operativo si código malicioso se intenta ejecutar en la memoria no ejecutable. Esto impide las infecciones del sistema por parte de este código.
Solución térmica diseñada por Intel para procesadores en caja
Incluye un conector de 4 patillas para el control de la velocidad del ventilador, con el fin de reducir los niveles de ruido cuando el ventilador funciona a mayor velocidad5. La tecnología de control de la velocidad del ventilador está basada en la temperatura real de la CPU y en el consumo energético.
† Advertencia: si se altera la frecuencia de reloj y/o la tensión, (1) podría reducirse la estabilidad del sistema y la vida útil del sistema y del procesador, (2) el procesador y otros componentes del sistema podrían sufrir daños, (3) podría reducirse el rendimiento del sistema, (4) podrían ocasionarse daños adicionales y (5) podría verse afectada la integridad de los datos del sistema. Intel no ha sometido a prueba, y tampoco garantiza, el funcionamiento del procesador fuera de sus especificaciones.
1 Para el procesador Intel® Core™2 Extreme de Cuatro Núcleos, la caché L2 compartida se refiere a 4 MB de caché L2 por pareja de núcleos, lo que da como resultado un total de 8 MB de caché L2.
2 La tecnología Intel® de Virtualización requiere un sistema informático con un procesador Intel® habilitado, una BIOS, un monitor de máquina virtual (VMM) y, para algunos usos, determinado software de plataforma preparado para esta tecnología. La funcionalidad, el rendimiento u otras ventajas variarán en función de las configuraciones de hardware y de software, y podrán precisar una actualización de la BIOS. Las aplicaciones de software podrán no ser compatibles con todos los sistemas operativos. Solicite detalles a su proveedor de aplicaciones.
3 La informática de 64 bits en la arquitectura Intel requiere un sistema informático con un procesador, un chipset, una BIOS, un sistema operativo, controladores de dispositivo y aplicaciones preparadas para la arquitectura Intel® 64. El procesador no funcionará, ni siquiera en el modo de 32 bits, sin una BIOS preparada para la arquitectura Intel® 64. El rendimiento variará dependiendo de las configuraciones de hardware y de software. Consulte con el proveedor del sistema para obtener más información.
4 Para poder activar la funcionalidad del bit de desactivación de ejecución se necesita un PC con un procesador que la admita y un sistema operativo compatible. Pregunte al fabricante del PC si su sistema ofrece la funcionalidad de bit de desactivación de ejecución.
5 Las ventajas acústicas del cabezal de 4 patillas dependen del correcto diseño de la placa madre. El fabricante de su placa podrá facilitarle más información sobre la compatibilidad.
* Las demás marcas y nombres de productos podrían ser considerados como propiedad de terceros.
Las actuales aplicaciones multimedia, como la edición y reproducción de vídeo/audio y la creación de modelos en 3D, aprovechan la informática de múltiples subprocesos para ofrecer alto rendimiento y demuestran una extraordinaria escalabilidad con los procesadores de cuatro núcleos. El procesador Intel Core 2 Extreme de Cuatro Núcleos puede realizar varias tareas al mismo tiempo con una mejora significativa en cuanto a la capacidad de respuesta del sistema, al descargar determinadas tareas en núcleos específicos con el fin de liberar recursos adicionales del procesador para otras tareas y permitir que los clientes hagan más en menos tiempo.
El Chipset Intel® 975X Express es compatible con el procesador Intel Core 2 Extreme de Cuatro Núcleos. Esta combinación de procesador y chipset ofrece una serie de posibilidades apasionantes, como gráficos duales, y proporciona un impresionante nivel de rendimiento para los usuarios exigentes.
Características del procesador Intel® Core™2 Extreme de cuatro núcleos
Características
Ventajas
Procesamiento de cuatro núcleos
Proporciona cuatro núcleos independientes en un mismo encapsulado con 8 MB de caché L2 y un bus del sistema a 1.066 MHz. Cuatro subprocesos físicos dedicados contribuyen a que los sistemas operativos y aplicaciones ofrezcan un rendimiento adicional, para que los usuarios finales puedan disfrutar de una capacidad mejorada de multitarea y de subprocesos múltiples con cualquier tipo de aplicación y carga de trabajo.
Ejecución dinámica ampliada Intel®
Mejora la velocidad y la eficacia de ejecución, al proporcionar más instrucciones por ciclo de reloj. Cada núcleo puede completar hasta cuatro instrucciones completas a la vez.
Acceso Intel® a memoria inteligente
Optimiza el uso del ancho de banda de datos desde el subsistema de memoria para acelerar la ejecución no secuencial. Un mecanismo de predicción de nuevo diseño reduce el tiempo que las instrucciones tienen que esperar hasta recibir los datos. Los nuevos algoritmos de búsqueda previa transfieren los datos desde la memoria del sistema a la rápida caché L2 antes de su ejecución. Estas funciones mantienen la canalización llena para mejorar la capacidad de procesamiento y el rendimiento.
Caché Intel® inteligente avanzada1
Asigna de forma dinámica la caché L2 compartida a cada núcleo del procesador en función de la carga de trabajo. Esta implementación eficaz y optimizada del doble núcleo aumenta la probabilidad de que cada núcleo pueda tener acceso a los datos guardados en la rápida caché L2, reduciendo significativamente la latencia al acceder a los datos que se utilizan con frecuencia y mejorando el rendimiento.
Intel® Advanced Digital Media Boost
Acelera la ejecución de las instrucciones Streaming SIMD Extension (SSE) para mejorar significativamente el rendimiento al utilizar una amplia gama de aplicaciones, como vídeo, audio, procesamiento de imágenes y fotografías, multimedia, codificación, financieras, de ingeniería y científicas. Las instrucciones SSE de 128 bits se emiten ahora a una velocidad de una por ciclo de reloj, multiplicando de hecho por dos la velocidad de ejecución con respecto a los procesadores de la generación anterior.
Tecnología Intel® de virtualización (Intel® VT)2
Con esta tecnología, una única plataforma de hardware funciona como varias plataformas “virtuales”. Intel VT mejora la capacidad de gestión, limitando el tiempo de inactividad y manteniendo la productividad de los trabajadores al aislar las actividades informáticas en particiones independientes.
Intel® 643
Permite que el procesador tenga acceso a mayores cantidades de memoria. Con hardware y software adecuado de 64 bits, las plataformas basadas en un procesador Intel compatible con Intel 64 pueden permitir el uso de memoria física y virtual ampliada.
Bit de desactivación de ejecución4
Proporciona una protección mejorada contra los virus cuando se implanta con un sistema operativo compatible. La memoria se puede marcar como ejecutable o no ejecutable, para que el procesador envíe un mensaje de error al sistema operativo si código malicioso se intenta ejecutar en la memoria no ejecutable. Esto impide las infecciones del sistema por parte de este código.
Solución térmica diseñada por Intel para procesadores en caja
Incluye un conector de 4 patillas para el control de la velocidad del ventilador, con el fin de reducir los niveles de ruido cuando el ventilador funciona a mayor velocidad5. La tecnología de control de la velocidad del ventilador está basada en la temperatura real de la CPU y en el consumo energético.
† Advertencia: si se altera la frecuencia de reloj y/o la tensión, (1) podría reducirse la estabilidad del sistema y la vida útil del sistema y del procesador, (2) el procesador y otros componentes del sistema podrían sufrir daños, (3) podría reducirse el rendimiento del sistema, (4) podrían ocasionarse daños adicionales y (5) podría verse afectada la integridad de los datos del sistema. Intel no ha sometido a prueba, y tampoco garantiza, el funcionamiento del procesador fuera de sus especificaciones.
1 Para el procesador Intel® Core™2 Extreme de Cuatro Núcleos, la caché L2 compartida se refiere a 4 MB de caché L2 por pareja de núcleos, lo que da como resultado un total de 8 MB de caché L2.
2 La tecnología Intel® de Virtualización requiere un sistema informático con un procesador Intel® habilitado, una BIOS, un monitor de máquina virtual (VMM) y, para algunos usos, determinado software de plataforma preparado para esta tecnología. La funcionalidad, el rendimiento u otras ventajas variarán en función de las configuraciones de hardware y de software, y podrán precisar una actualización de la BIOS. Las aplicaciones de software podrán no ser compatibles con todos los sistemas operativos. Solicite detalles a su proveedor de aplicaciones.
3 La informática de 64 bits en la arquitectura Intel requiere un sistema informático con un procesador, un chipset, una BIOS, un sistema operativo, controladores de dispositivo y aplicaciones preparadas para la arquitectura Intel® 64. El procesador no funcionará, ni siquiera en el modo de 32 bits, sin una BIOS preparada para la arquitectura Intel® 64. El rendimiento variará dependiendo de las configuraciones de hardware y de software. Consulte con el proveedor del sistema para obtener más información.
4 Para poder activar la funcionalidad del bit de desactivación de ejecución se necesita un PC con un procesador que la admita y un sistema operativo compatible. Pregunte al fabricante del PC si su sistema ofrece la funcionalidad de bit de desactivación de ejecución.
5 Las ventajas acústicas del cabezal de 4 patillas dependen del correcto diseño de la placa madre. El fabricante de su placa podrá facilitarle más información sobre la compatibilidad.
* Las demás marcas y nombres de productos podrían ser considerados como propiedad de terceros.
HARDWARE - MICROPROCESADORES AMD DE CUATRO NUCLEOS
FOTOS DEL "QUAD CORE"
DE AMD
MICROPROCESADORES “AMD” DE CUATRO NUCLEOS
Los Quad-Core AMD Opteron satisfacen la exigente demanda de los centros de cálculo Bill Laing, director general de la División de Servidores Windows de Microsoft.
AMD ha presentado finalmente el procesador AMD Opteron (conocido anteriormente como Barcelona), el primer microprocesador x86 nativo de cuatro núcleos. Se trata de la apuesta de la compañía para contrarrestar la influencia de Intel Xeon en el mercado de los servidores y entornos de desarrollo. Como novedad, destacar la Arquitectura de Conexión Directa, desarrollada por la propia AMD, que innova en aspectos clave como la eficiencia energética, mayor rendimiento de los procesos de virtualización y la protección de la inversión mediante un enfoque centrado en el cliente que permite una transición fluida desde el núcleo doble al cuádruple con los mismos componentes energéticos y térmicos para ayudar a reducir los costes de infraestructura.En la actualidad, existen más de 50 opciones disponibles de sistema basados en el procesador AMD Opteron de cuatro núcleos procedentes de los principales fabricantes e integradores como Dell, HP, Oracle, Fujitsu, Gateway, Verari o Citrix, entre otros. Bill Laing, director general de la División de Servidores Windows de Microsoft destaca, por ejemplo, que “con la tecnología de núcleos múltiples de 64 bits, la Arquitectura de Conexión Directa y la virtualización integrada, los procesadores AMD Opteron brindan a los usuarios de Microsoft Windows una plataforma innovadora”. En su opinión, si los servidores Windows 2008, SQL 2008 y Visual Studio 2008 se ejecutan sobre procesadores Quad-Core AMD Opteron, supondrán “una plataforma de desarrollo e implementación atractivo para agilizar los dinámicos entornos TI de los clientes”.Los procesadores AMD Opteron de cuatro núcleos con Arquitectura de Conexión Directa se destacan en entornos virtualizados, debido al controlador de memoria integrado –que ofrece una menor latencia de memoria– e Indexado de Virtualización Rápida, una innovación más de AMD en la tecnología de Virtualización AMD diseñada para reducir la sobrecarga asociada a la virtualización de software.La estrategia de núcleo común de AMD permite a los clientes escalar con una arquitectura AMD para reducir la complejidad de gestión de la plataforma e incrementar el tiempo activo y la productividad del centro de datos.
AMD PHENOM X 4
HARDWARE - MICROPROCESADOR INTEL XEON SOCKET 603/604
FOTOS DEL MICROPROCESADOR XEON - SOCKET 603 - 604
NUCLEO INTEL
SOCKET 603
SOCKET 604
" ASI SE DESCRIBEN CADA TIPO DE MICROPROCESADOR XEON"
CANTIDAD DE PINES - BUS - MULTIPLICADOR - VOLTAJE
TIPO DE SOCKET
L1/L2/L3 MEMORIA CACHE
CANTIDAD DE TRANSISTORES
CANTIDAD DE PINES - BUS - MULTIPLICADOR - VOLTAJE
TIPO DE SOCKET
L1/L2/L3 MEMORIA CACHE
CANTIDAD DE TRANSISTORES
Xeon-1.4G
MMX SSE SSE2(Foster)Mayo 21, 2001 - {$268}
603 pines1400MHz (100x14)(Bus de 64 bits quadpumped)1.7v
Socket 603
8KB datos (4-vías)12k µoperaciones (8-vías)256KB L2 unificada integrada (8-vías)* 4GB cacheable
42 millones0.18µm ancho217mm² área
603 pines1400MHz (100x14)(Bus de 64 bits quadpumped)1.7v
Socket 603
8KB datos (4-vías)12k µoperaciones (8-vías)256KB L2 unificada integrada (8-vías)* 4GB cacheable
42 millones0.18µm ancho217mm² área
Xeon-1.5G
MMX SSE SSE2(Foster)Mayo 21, 2001 - {$309}
603 pines1500MHz (100x15)(Bus de 64 bits quadpumped)1.7v
Socket 603
8KB datos (4-vías)12k µoperaciones (8-vías)256KB L2 unificada integrada (8-vías)* 4GB cacheable
42 millones0.18µm ancho217mm² área
603 pines1500MHz (100x15)(Bus de 64 bits quadpumped)1.7v
Socket 603
8KB datos (4-vías)12k µoperaciones (8-vías)256KB L2 unificada integrada (8-vías)* 4GB cacheable
42 millones0.18µm ancho217mm² área
Xeon-1.7G
MMX SSE SSE2(Foster)Mayo 21, 2001 - {$406}
603 pines1700MHz (100x17)(Bus de 64 bits quadpumped)1.7v
Socket 603
8KB datos (4-vías)12k µoperaciones (8-vías)256KB L2 unificada integrada (8-vías)* 4GB cacheable
42 millones0.18µm ancho217mm² área
603 pines1700MHz (100x17)(Bus de 64 bits quadpumped)1.7v
Socket 603
8KB datos (4-vías)12k µoperaciones (8-vías)256KB L2 unificada integrada (8-vías)* 4GB cacheable
42 millones0.18µm ancho217mm² área
Xeon-2.0G
MMX SSE SSE2(Foster)Septiembre 25, 2001 - {$615}
603 pines2000MHz (100x20)(Bus de 64 bits quadpumped)1.7v
Socket 603
8KB datos (4-vías)12k µoperaciones (8-vías)256KB L2 unificada integrada (8-vías)* 4GB cacheable
42 millones0.18µm ancho217mm² área
LV Xeon-1.6G
MMX SSE SSE2(Prestonia)(Hyperthreading)Septiembre 3, 2002 - {$355}
604 pines1600MHz (100x16)(Bus de 64 bits quadpumped)1.3v
Socket 604
8KB datos (4-vías)12k µoperaciones (8-vías)512KB L2 unificada integrada (8-vías)* 64GB cacheable
55 millones0.13µm ancho146mm² área
Xeon-1.8G
MMX SSE SSE2(Prestonia)(Hyperthreading)Febrero 25, 2002 - {$251}
603 pines1800MHz (100x18)(Bus de 64 bits quadpumped)1.5v
Socket 603
8KB datos (4-vías)12k µoperaciones (8-vías)512KB L2 unificada integrada (8-vías)* 64GB cacheable
55 millones0.13µm ancho146mm² área
603 pines1800MHz (100x18)(Bus de 64 bits quadpumped)1.5v
Socket 603
8KB datos (4-vías)12k µoperaciones (8-vías)512KB L2 unificada integrada (8-vías)* 64GB cacheable
55 millones0.13µm ancho146mm² área
Xeon-2.0A
MMX SSE SSE2(Prestonia)(Hyperthreading)Febrero 25, 2002 - {$417}
603 pines2000MHz (100x20)(Bus de 64 bits quadpumped)1.5v
Socket 603
8KB datos (4-vías)12k µoperaciones (8-vías)512KB L2 unificada integrada (8-vías)* 64GB cacheable
55 millones0.13µm ancho146mm² área
603 pines2000MHz (100x20)(Bus de 64 bits quadpumped)1.5v
Socket 603
8KB datos (4-vías)12k µoperaciones (8-vías)512KB L2 unificada integrada (8-vías)* 64GB cacheable
55 millones0.13µm ancho146mm² área
LV Xeon-2.0A
MMX SSE SSE2(Prestonia)(Hyperthreading)Abril, 2003
604 pines2000MHz (100x20)(Bus de 64 bits quadpumped)1.3v
Socket 604
8KB datos (4-vías)12k µoperaciones (8-vías)512KB L2 unificada integrada (8-vías)* 64GB cacheable
55 millones0.13µm ancho146mm² área
604 pines2000MHz (100x20)(Bus de 64 bits quadpumped)1.3v
Socket 604
8KB datos (4-vías)12k µoperaciones (8-vías)512KB L2 unificada integrada (8-vías)* 64GB cacheable
55 millones0.13µm ancho146mm² área
Xeon-2.0B
MMX SSE SSE2(Prestonia)(Hyperthreading)Noviembre 18, 2002 - {$198}
604 pines2000MHz (133x15)(Bus de 64 bits quadpumped)1.5v
Socket 604
8KB datos (4-vías)12k µoperaciones (8-vías)512KB L2 unificada integrada (8-vías)* 64GB cacheable
55 millones0.13µm ancho146mm² área
604 pines2000MHz (133x15)(Bus de 64 bits quadpumped)1.5v
Socket 604
8KB datos (4-vías)12k µoperaciones (8-vías)512KB L2 unificada integrada (8-vías)* 64GB cacheable
55 millones0.13µm ancho146mm² área
Xeon-2.2G
MMX SSE SSE2(Prestonia)(Hyperthreading)Febrero 25, 2002 - {$615}
603 pines2200MHz (100x22)(Bus de 64 bits quadpumped)1.5v
Socket 603
8KB datos (4-vías)12k µoperaciones (8-vías)512KB L2 unificada integrada (8-vías)* 64GB cacheable
55 millones0.13µm ancho146mm² área
603 pines2200MHz (100x22)(Bus de 64 bits quadpumped)1.5v
Socket 603
8KB datos (4-vías)12k µoperaciones (8-vías)512KB L2 unificada integrada (8-vías)* 64GB cacheable
55 millones0.13µm ancho146mm² área
Xeon-2.4G
MMX SSE SSE2(Prestonia)(Hyperthreading)Abril 23, 2002 - {$615}
603 pines2400MHz (100x24)(Bus de 64 bits quadpumped)1.5v
Socket 603
8KB datos (4-vías)12k µoperaciones (8-vías)512KB L2 unificada integrada (8-vías)* 64GB cacheable
55 millones0.13µm ancho131mm² área
603 pines2400MHz (100x24)(Bus de 64 bits quadpumped)1.5v
Socket 603
8KB datos (4-vías)12k µoperaciones (8-vías)512KB L2 unificada integrada (8-vías)* 64GB cacheable
55 millones0.13µm ancho131mm² área
Xeon-2.4G
MMX SSE SSE2(Prestonia)(Hyperthreading)Noviembre 18, 2002 - {$234}
604 pines2400MHz (133x18)(Bus de 64 bits quadpumped)1.5v
Socket 604
8KB datos (4-vías)12k µoperaciones (8-vías)512KB L2 unificada integrada (8-vías)* 64GB cacheable
55 millones0.13µm ancho131mm² área
604 pines2400MHz (133x18)(Bus de 64 bits quadpumped)1.5v
Socket 604
8KB datos (4-vías)12k µoperaciones (8-vías)512KB L2 unificada integrada (8-vías)* 64GB cacheable
55 millones0.13µm ancho131mm² área
Xeon-2.6G
MMX SSE SSE2(Prestonia)(Hyperthreading)Septiembre 11, 2002 - {$433}
603 pines2600MHz (100x26)(Bus de 64 bits quadpumped)1.5v
Socket 603
8KB datos (4-vías)12k µoperaciones (8-vías)512KB L2 unificada integrada (8-vías)* 64GB cacheable
55 millones0.13µm ancho131mm² área
603 pines2600MHz (100x26)(Bus de 64 bits quadpumped)1.5v
Socket 603
8KB datos (4-vías)12k µoperaciones (8-vías)512KB L2 unificada integrada (8-vías)* 64GB cacheable
55 millones0.13µm ancho131mm² área
Xeon-2.67G
MMX SSE SSE2(Prestonia)(Hyperthreading)Noviembre 19, 2002 - {$337}
604 pines2666MHz (133x20)(Bus de 64 bits quadpumped)1.5v
Socket 604
8KB datos (4-vías)12k µoperaciones (8-vías)512KB L2 unificada integrada (8-vías)* 64GB cacheable
55 millones0.13µm ancho131mm² área
604 pines2666MHz (133x20)(Bus de 64 bits quadpumped)1.5v
Socket 604
8KB datos (4-vías)12k µoperaciones (8-vías)512KB L2 unificada integrada (8-vías)* 64GB cacheable
55 millones0.13µm ancho131mm² área
Xeon-2.8G
MMX SSE SSE2(Prestonia)(Hyperthreading)Septiembre 11, 2002 - {$562}
603 pines2800MHz (100x28)(Bus de 64 bits quadpumped)1.5v
Socket 603
8KB datos (4-vías)12k µoperaciones (8-vías)512KB L2 unificada integrada (8-vías)* 64GB cacheable
55 millones0.13µm ancho131mm² área
603 pines2800MHz (100x28)(Bus de 64 bits quadpumped)1.5v
Socket 603
8KB datos (4-vías)12k µoperaciones (8-vías)512KB L2 unificada integrada (8-vías)* 64GB cacheable
55 millones0.13µm ancho131mm² área
Xeon-2.8G
MMX SSE SSE2(Prestonia)(Hyperthreading)Noviembre 18, 2002 - {$455}
604 pines2800MHz (133x21)(Bus de 64 bits quadpumped)1.5v
Socket 604
8KB datos (4-vías)12k µoperaciones (8-vías)512KB L2 unificada integrada (8-vías)* 64GB cacheable
55 millones0.13µm ancho131mm² área
604 pines2800MHz (133x21)(Bus de 64 bits quadpumped)1.5v
Socket 604
8KB datos (4-vías)12k µoperaciones (8-vías)512KB L2 unificada integrada (8-vías)* 64GB cacheable
55 millones0.13µm ancho131mm² área
Xeon-3.06G
MMX SSE SSE2(Prestonia)(Hyperthreading)Febrero 3, 2003 - {$722}
604 pines3066MHz (133x23)(Bus de 64 bits quadpumped)1.5v
Socket 604
8KB datos (4-vías)12k µoperaciones (8-vías)512KB L2 unificada integrada (8-vías)* 64GB cacheable
55 millones0.13µm ancho131mm² área
Xeon-3.06G
604 pines3066MHz (133x23)(Bus de 64 bits quadpumped)1.5v
Socket 604
8KB datos (4-vías)12k µoperaciones (8-vías)512KB L2 unificada integrada (8-vías)* 64GB cacheable
55 millones0.13µm ancho131mm² área
Xeon-3.06G
MMX SSE SSE2(Gallatin)(Hyperthreading)Julio 14, 2003 - {$690}
604 pines3066MHz (133x23)(Bus de 64 bits quadpumped)1.525v
Socket 604
8KB datos (4-vías)12k µoperaciones (8-vías)512KB L2 unificada integrada (8-vías)1MB L3 integrada (8-vías)* 64GB cacheable
169 millones0.13µm ancho~230mm² área
604 pines3066MHz (133x23)(Bus de 64 bits quadpumped)1.525v
Socket 604
8KB datos (4-vías)12k µoperaciones (8-vías)512KB L2 unificada integrada (8-vías)1MB L3 integrada (8-vías)* 64GB cacheable
169 millones0.13µm ancho~230mm² área
Xeon-3.2G
MMX SSE SSE2(Gallatin)(Hyperthreading)Octubre 6, 2003 - {$851}
604 pines3200MHz (133x24)(Bus de 64 bits quadpumped)1.525v
Socket 604
8KB datos (4-vías)12k µoperaciones (8-vías)512KB L2 unificada integrada (8-vías)1MB L3 integrada (8-vías)* 64GB cacheable
169 millones0.13µm ancho~230mm² área
Xeon 2.8G
604 pines3200MHz (133x24)(Bus de 64 bits quadpumped)1.525v
Socket 604
8KB datos (4-vías)12k µoperaciones (8-vías)512KB L2 unificada integrada (8-vías)1MB L3 integrada (8-vías)* 64GB cacheable
169 millones0.13µm ancho~230mm² área
Xeon 2.8G
MMX SSE SSE2 SSE3(Nocona)(Hyperthreading, EM64T)Julio 28, 2004 - {$209}
604 pines2800MHz (200x14)(Bus de 64 bits quadpumped)1.4v
Socket 604
16KB datos (8-vías)12k µoperaciones (8-vías)1MB L2 unificada integrada (8-vías)* 64GB cacheable
125 millones0.09µm ancho112mm² área
604 pines2800MHz (200x14)(Bus de 64 bits quadpumped)1.4v
Socket 604
16KB datos (8-vías)12k µoperaciones (8-vías)1MB L2 unificada integrada (8-vías)* 64GB cacheable
125 millones0.09µm ancho112mm² área
Xeon 3.0G
MMX SSE SSE2 SSE3(Nocona)(Hyperthreading, EM64T)Julio 28, 2004 - {$316}
604 pines3000MHz (200x15)(Bus de 64 bits quadpumped)1.4v
Socket 604
16KB datos (8-vías)12k µoperaciones (8-vías)1MB L2 unificada integrada (8-vías)* 64GB cacheable
125 millones0.09µm ancho112mm² área
604 pines3000MHz (200x15)(Bus de 64 bits quadpumped)1.4v
Socket 604
16KB datos (8-vías)12k µoperaciones (8-vías)1MB L2 unificada integrada (8-vías)* 64GB cacheable
125 millones0.09µm ancho112mm² área
Xeon 3.2G
MMX SSE SSE2 SSE3(Nocona)(Hyperthreading, EM64T)Julio 28, 2004 - {$455}
604 pines3200MHz (200x16)(Bus de 64 bits quadpumped)1.4v
Socket 604
16KB datos (8-vías)12k µoperaciones (8-vías)1MB L2 unificada integrada (8-vías)* 64GB cacheable
125 millones0.09µm ancho112mm² área
604 pines3200MHz (200x16)(Bus de 64 bits quadpumped)1.4v
Socket 604
16KB datos (8-vías)12k µoperaciones (8-vías)1MB L2 unificada integrada (8-vías)* 64GB cacheable
125 millones0.09µm ancho112mm² área
Xeon 3.4G
MMX SSE SSE2 SSE3(Nocona)(Hyperthreading, EM64T)Julio 28, 2004 - {$690}
604 pines3400MHz (200x17)(Bus de 64 bits quadpumped)1.4v
Socket 604
16KB datos (8-vías)12k µoperaciones (8-vías)1MB L2 unificada integrada (8-vías)* 64GB cacheable
125 millones0.09µm ancho112mm² área
604 pines3400MHz (200x17)(Bus de 64 bits quadpumped)1.4v
Socket 604
16KB datos (8-vías)12k µoperaciones (8-vías)1MB L2 unificada integrada (8-vías)* 64GB cacheable
125 millones0.09µm ancho112mm² área
Xeon 3.6G
MMX SSE SSE2 SSE3(Nocona)(Hyperthreading, EM64T)Julio 28, 2004 - {$851}
604 pines3600MHz (200x18)(Bus de 64 bits quadpumped)1.4v
Socket 604
16KB datos (8-vías)12k µoperaciones (8-vías)1MB L2 unificada integrada (8-vías)* 64GB cacheable
125 millones0.09µm ancho112mm² área
604 pines3600MHz (200x18)(Bus de 64 bits quadpumped)1.4v
Socket 604
16KB datos (8-vías)12k µoperaciones (8-vías)1MB L2 unificada integrada (8-vías)* 64GB cacheable
125 millones0.09µm ancho112mm² área
Xeon 3.8G
MMX SSE SSE2 SSE3(Nocona)(Hyperthreading, EM64T)[no comercializado]
604 pines3800MHz (200x19)(Bus de 64 bits quadpumped)1.4v
Socket 604
16KB datos (8-vías)12k µoperaciones (8-vías)1MB L2 unificada integrada (8-vías)* 64GB cacheable
125 millones0.09µm ancho112mm² área
604 pines3800MHz (200x19)(Bus de 64 bits quadpumped)1.4v
Socket 604
16KB datos (8-vías)12k µoperaciones (8-vías)1MB L2 unificada integrada (8-vías)* 64GB cacheable
125 millones0.09µm ancho112mm² área
Xeon 4.0G
MMX SSE SSE2 SSE3(Nocona)(Hyperthreading, EM64T)[SIN DATOS DE VENTA]
604 pines4000MHz (200x20)(Bus de 64 bits quadpumped)1.4v
Socket 604
16KB datos (8-vías)12k µoperaciones (8-vías)1MB L2 unificada integrada (8-vías)* 64GB cacheable
125 millones0.09µm ancho112mm² área
Xeon 2.8G MMX
604 pines4000MHz (200x20)(Bus de 64 bits quadpumped)1.4v
Socket 604
16KB datos (8-vías)12k µoperaciones (8-vías)1MB L2 unificada integrada (8-vías)* 64GB cacheable
125 millones0.09µm ancho112mm² área
Xeon 2.8G MMX
SSE SSE2 SSE3(Irwindale)(Hyperthreading, EM64T, NX bit)Febrero 14, 2005
604 pines2800MHz (200x14)(Bus de 64 bits quadpumped)?v
Socket 604
16KB datos (8-vías)12k µoperaciones (8-vías)2MB L2 unificada integrada (8-vías)* 64GB cacheable
133 millones0.09µm ancho?mm² área
604 pines2800MHz (200x14)(Bus de 64 bits quadpumped)?v
Socket 604
16KB datos (8-vías)12k µoperaciones (8-vías)2MB L2 unificada integrada (8-vías)* 64GB cacheable
133 millones0.09µm ancho?mm² área
Xeon LV 3.0G
MMX SSE SSE2 SSE3(Irwindale)(Hyperthreading, EM64T, NX bit)Septiembre 26, 2005 - {$519}
604 pines3000MHz (200x15)(Bus de 64 bits quadpumped)?v
Socket 604
16KB datos (8-vías)12k µoperaciones (8-vías)2MB L2 unificada integrada (8-vías)* 64GB cacheable
133 millones0.09µm ancho?mm² área
604 pines3000MHz (200x15)(Bus de 64 bits quadpumped)?v
Socket 604
16KB datos (8-vías)12k µoperaciones (8-vías)2MB L2 unificada integrada (8-vías)* 64GB cacheable
133 millones0.09µm ancho?mm² área
Xeon 3.0G
MMX SSE SSE2 SSE3(Irwindale)(Hyperthreading, EM64T, NX bit)Febrero 14, 2005 - {$316}
604 pines3000MHz (200x15)(Bus de 64 bits quadpumped)?v
Socket 604
16KB datos (8-vías)12k µoperaciones (8-vías)2MB L2 unificada integrada (8-vías)* 64GB cacheable
133 millones0.09µm ancho?mm² área
604 pines3000MHz (200x15)(Bus de 64 bits quadpumped)?v
Socket 604
16KB datos (8-vías)12k µoperaciones (8-vías)2MB L2 unificada integrada (8-vías)* 64GB cacheable
133 millones0.09µm ancho?mm² área
Xeon MV 3.2G
MMX SSE SSE2 SSE3(Irwindale)(Hyperthreading, EM64T, NX bit)Septiembre 26, 2005 - {$487}
604 pines3200MHz (200x16)(Bus de 64 bits quadpumped)?v
Socket 604
16KB datos (8-vías)12k µoperaciones (8-vías)2MB L2 unificada integrada (8-vías)* 64GB cacheable
133 millones0.09µm ancho?mm² área
604 pines3200MHz (200x16)(Bus de 64 bits quadpumped)?v
Socket 604
16KB datos (8-vías)12k µoperaciones (8-vías)2MB L2 unificada integrada (8-vías)* 64GB cacheable
133 millones0.09µm ancho?mm² área
Xeon 3.2G
MMX SSE SSE2 SSE3(Irwindale)(Hyperthreading, EM64T, NX bit)Febrero 14, 2005 - {$455}
604 pines3200MHz (200x16)(Bus de 64 bits quadpumped)?v
Socket 604
16KB datos (8-vías)12k µoperaciones (8-vías)2MB L2 unificada integrada (8-vías)* 64GB cacheable
133 millones0.09µm ancho?mm² área
604 pines3200MHz (200x16)(Bus de 64 bits quadpumped)?v
Socket 604
16KB datos (8-vías)12k µoperaciones (8-vías)2MB L2 unificada integrada (8-vías)* 64GB cacheable
133 millones0.09µm ancho?mm² área
Xeon 3.4G
MMX SSE SSE2 SSE3(Irwindale)(Hyperthreading, EM64T, NX bit)Febrero 14, 2005 - {$690}
604 pines3400MHz (200x17)(Bus de 64 bits quadpumped)?v
Socket 604
16KB datos (8-vías)12k µoperaciones (8-vías)2MB L2 unificada integrada (8-vías)* 64GB cacheable
133 millones0.09µm ancho?mm² área
604 pines3400MHz (200x17)(Bus de 64 bits quadpumped)?v
Socket 604
16KB datos (8-vías)12k µoperaciones (8-vías)2MB L2 unificada integrada (8-vías)* 64GB cacheable
133 millones0.09µm ancho?mm² área
Xeon 3.6G
MMX SSE SSE2 SSE3(Irwindale)(Hyperthreading, EM64T, NX bit)Febrero 14, 2005 - {$851}
604 pines3600MHz (200x18)(Bus de 64 bits quadpumped)?v
Socket 604
16KB datos (8-vías)12k µoperaciones (8-vías)2MB L2 unificada integrada (8-vías)* 64GB cacheable
133 millones0.09µm ancho?mm² área
604 pines3600MHz (200x18)(Bus de 64 bits quadpumped)?v
Socket 604
16KB datos (8-vías)12k µoperaciones (8-vías)2MB L2 unificada integrada (8-vías)* 64GB cacheable
133 millones0.09µm ancho?mm² área
Xeon 3.8G
MMX SSE SSE2 SSE3(Irwindale)(Hyperthreading, EM64T, NX bit)Septiembre 26, 2005 - {$851}
604 pines3800MHz (200x19)(Bus de 64 bits quadpumped)?v
Socket 604
16KB datos (8-vías)12k µoperaciones (8-vías)2MB L2 unificada integrada (8-vías)* 64GB cacheable
133 millones0.09µm ancho?mm² área
Xeon DP-2.8G
604 pines3800MHz (200x19)(Bus de 64 bits quadpumped)?v
Socket 604
16KB datos (8-vías)12k µoperaciones (8-vías)2MB L2 unificada integrada (8-vías)* 64GB cacheable
133 millones0.09µm ancho?mm² área
Xeon DP-2.8G
MMX SSE SSE2 SSE3(Paxville DP)(dual coe, Hyperthreading, EM64T, NX bit)Octubre 10, 2005 - {$1043}
604 pines2800MHz (200x14)(Bus de 64 bits quadpumped)?v
Socket 604
2x 16KB datos (8-vías)2x 12k µoperaciones (8-vías)2x 2MB L2 unificada integrada (8-vías)* ?GB cacheable
230 millones0.09µm ancho206mm² área
604 pines2800MHz (200x14)(Bus de 64 bits quadpumped)?v
Socket 604
2x 16KB datos (8-vías)2x 12k µoperaciones (8-vías)2x 2MB L2 unificada integrada (8-vías)* ?GB cacheable
230 millones0.09µm ancho206mm² área
Xeon DP-
MMX SSE SSE2 SSE3(Paxville DP)(dual coe, Hyperthreading, EM64T, NX bit)DIC. 2006
604 pines-MHz (166x?)(Bus de 64 bits quadpumped)v
Socket 604
2x 16KB datos (8-vías)2x 12k µoperaciones (8-vías)2x 2MB L2 unificada integrada (8-vías)* ?GB cacheable
230 millones0.09µm ancho206mm² área
604 pines-MHz (166x?)(Bus de 64 bits quadpumped)v
Socket 604
2x 16KB datos (8-vías)2x 12k µoperaciones (8-vías)2x 2MB L2 unificada integrada (8-vías)* ?GB cacheable
230 millones0.09µm ancho206mm² área
Xeon MP-1.4G
MMX SSE SSE2(Foster MP)(Hyperthreading)Marzo 12, 2002 - {$1177}
603 pines1400MHz (100x14)(Bus de 64 bits quadpumped)1.7v
Socket 603
8KB datos (4-vías)12k µoperaciones (8-vías)256KB L2 unificada integrada (8-vías)512KB L3 (?-vías)* 64GB cacheable
108 millones0.18µm ancho?mm² área
603 pines1400MHz (100x14)(Bus de 64 bits quadpumped)1.7v
Socket 603
8KB datos (4-vías)12k µoperaciones (8-vías)256KB L2 unificada integrada (8-vías)512KB L3 (?-vías)* 64GB cacheable
108 millones0.18µm ancho?mm² área
Xeon MP-1.5G
MMX SSE SSE2(Foster MP)(Hyperthreading)Marzo 12, 2002 - {$1980}
603 pines1500MHz (100x15)(Bus de 64 bits quadpumped)1.7v
Socket 603
8KB datos (4-vías)12k µoperaciones (8-vías)256KB L2 unificada integrada (8-vías)512KB L3 (?-vías)* 64GB cacheable
108 millones0.18µm ancho?mm² área
603 pines1500MHz (100x15)(Bus de 64 bits quadpumped)1.7v
Socket 603
8KB datos (4-vías)12k µoperaciones (8-vías)256KB L2 unificada integrada (8-vías)512KB L3 (?-vías)* 64GB cacheable
108 millones0.18µm ancho?mm² área
Xeon MP-1.6G
MMX SSE SSE2(Foster MP)(Hyperthreading)Marzo 12, 2002 - {$3692}
603 pines1600MHz (100x16)(Bus de 64 bits quadpumped)1.7v
Socket 603
8KB datos (4-vías)12k µoperaciones (8-vías)256KB L2 unificada integrada (8-vías)1MB L3 (?-vías)* 64GB cacheable
108 millones0.18µm ancho?mm² área
603 pines1600MHz (100x16)(Bus de 64 bits quadpumped)1.7v
Socket 603
8KB datos (4-vías)12k µoperaciones (8-vías)256KB L2 unificada integrada (8-vías)1MB L3 (?-vías)* 64GB cacheable
108 millones0.18µm ancho?mm² área
Xeon MP-1.7G
MMX SSE SSE2(Foster MP)(Hyperthreading)[no comercializado]
603 pines1700MHz (100x17)(Bus de 64 bits quadpumped)1.7v
Socket 603
8KB datos (4-vías)12k µoperaciones (8-vías)256KB L2 unificada integrada (8-vías)1MB L3 (?-vías)* 64GB cacheable
108 millones0.18µm ancho?mm² área
Xeon MP-1.5G
603 pines1700MHz (100x17)(Bus de 64 bits quadpumped)1.7v
Socket 603
8KB datos (4-vías)12k µoperaciones (8-vías)256KB L2 unificada integrada (8-vías)1MB L3 (?-vías)* 64GB cacheable
108 millones0.18µm ancho?mm² área
Xeon MP-1.5G
MMX SSE SSE2(Gallatin)(Hyperthreading)Noviembre 4, 2002 - {$1177}
603 pines1500MHz (100x15)(Bus de 64 bits quadpumped)1.475v
Socket 603
8KB datos (4-vías)12k µoperaciones (8-vías)512KB L2 unificada integrada (8-vías)1MB L3 integrada (8-vías)* 64GB cacheable
169 millones0.13µm ancho~230mm² área
603 pines1500MHz (100x15)(Bus de 64 bits quadpumped)1.475v
Socket 603
8KB datos (4-vías)12k µoperaciones (8-vías)512KB L2 unificada integrada (8-vías)1MB L3 integrada (8-vías)* 64GB cacheable
169 millones0.13µm ancho~230mm² área
Xeon MP-1.9G
MMX SSE SSE2(Gallatin)(Hyperthreading)Noviembre 4, 2002 - {$1980}
603 pines1900MHz (100x19)(Bus de 64 bits quadpumped)1.475v
Socket 603
8KB datos (4-vías)12k µoperaciones (8-vías)512KB L2 unificada integrada (8-vías)1MB L3 integrada (8-vías)* 64GB cacheable
169 millones0.13µm ancho~230mm² área
603 pines1900MHz (100x19)(Bus de 64 bits quadpumped)1.475v
Socket 603
8KB datos (4-vías)12k µoperaciones (8-vías)512KB L2 unificada integrada (8-vías)1MB L3 integrada (8-vías)* 64GB cacheable
169 millones0.13µm ancho~230mm² área
Xeon MP-2.0G
MMX SSE SSE2(Gallatin)(Hyperthreading)Junio 30, 2003 - {$1177}
603 pines2000MHz (100x20)(Bus de 64 bits quadpumped)1.475v
Socket 603
8KB datos (4-vías)12k µoperaciones (8-vías)512KB L2 unificada integrada (8-vías)1MB L3 integrada (8-vías)* 64GB cacheable
169 millones0.13µm ancho~230mm² área
603 pines2000MHz (100x20)(Bus de 64 bits quadpumped)1.475v
Socket 603
8KB datos (4-vías)12k µoperaciones (8-vías)512KB L2 unificada integrada (8-vías)1MB L3 integrada (8-vías)* 64GB cacheable
169 millones0.13µm ancho~230mm² área
Xeon MP-2.0G
MMX SSE SSE2(Gallatin)(Hyperthreading)Noviembre 4, 2002 - {$3692}
603 pines2000MHz (100x20)(Bus de 64 bits quadpumped)1.475v
Socket 603
8KB datos (4-vías)12k µoperaciones (8-vías)512KB L2 unificada integrada (8-vías)2MB L3 integrada (8-vías)* 64GB cacheable
169 millones0.13µm ancho~230mm² área
603 pines2000MHz (100x20)(Bus de 64 bits quadpumped)1.475v
Socket 603
8KB datos (4-vías)12k µoperaciones (8-vías)512KB L2 unificada integrada (8-vías)2MB L3 integrada (8-vías)* 64GB cacheable
169 millones0.13µm ancho~230mm² área
Xeon MP-2.2G
MMX SSE SSE2(Gallatin)(Hyperthreading)Marzo 2, 2004 - {$1177}
603 pines2200MHz (100x22)(Bus de 64 bits quadpumped)1.475v
Socket 603
8KB datos (4-vías)12k µoperaciones (8-vías)512KB L2 unificada integrada (8-vías)2MB L3 integrada (8-vías)* 64GB cacheable
169 millones0.13µm ancho?mm² área
603 pines2200MHz (100x22)(Bus de 64 bits quadpumped)1.475v
Socket 603
8KB datos (4-vías)12k µoperaciones (8-vías)512KB L2 unificada integrada (8-vías)2MB L3 integrada (8-vías)* 64GB cacheable
169 millones0.13µm ancho?mm² área
Xeon MP-2.5G
MMX SSE SSE2(Gallatin)(Hyperthreading)Junio 30, 2003 - {$1980}
603 pines2500MHz (100x25)(Bus de 64 bits quadpumped)1.475v
Socket 603
8KB datos (4-vías)12k µoperaciones (8-vías)512KB L2 unificada integrada (8-vías)1MB L3 integrada (8-vías)* 64GB cacheable
169 millones0.13µm ancho~230mm² área
603 pines2500MHz (100x25)(Bus de 64 bits quadpumped)1.475v
Socket 603
8KB datos (4-vías)12k µoperaciones (8-vías)512KB L2 unificada integrada (8-vías)1MB L3 integrada (8-vías)* 64GB cacheable
169 millones0.13µm ancho~230mm² área
Xeon MP-2.7G
MMX SSE SSE2(Gallatin)(Hyperthreading)Marzo 2, 2004 - {$1980}
603 pines2700MHz (100x27)(Bus de 64 bits quadpumped)1.475v
Socket 603
8KB datos (4-vías)12k µoperaciones (8-vías)512KB L2 unificada integrada (8-vías)2MB L3 integrada (8-vías)* 64GB cacheable
169 millones0.13µm ancho?mm² área
603 pines2700MHz (100x27)(Bus de 64 bits quadpumped)1.475v
Socket 603
8KB datos (4-vías)12k µoperaciones (8-vías)512KB L2 unificada integrada (8-vías)2MB L3 integrada (8-vías)* 64GB cacheable
169 millones0.13µm ancho?mm² área
Xeon MP-2.8G
MMX SSE SSE2(Gallatin)(Hyperthreading)Junio 30, 2003 - {$3692}
603 pines2800MHz (100x28)(Bus de 64 bits quadpumped)1.475v
Socket 603
8KB datos (4-vías)12k µoperaciones (8-vías)512KB L2 unificada integrada (8-vías)2MB L3 integrada (8-vías)* 64GB cacheable
169 millones0.13µm ancho~230mm² área
603 pines2800MHz (100x28)(Bus de 64 bits quadpumped)1.475v
Socket 603
8KB datos (4-vías)12k µoperaciones (8-vías)512KB L2 unificada integrada (8-vías)2MB L3 integrada (8-vías)* 64GB cacheable
169 millones0.13µm ancho~230mm² área
Xeon MP-3.0G
MMX SSE SSE2(Gallatin)(Hyperthreading)Marzo 2, 2004 - {$3692}
603 pines3000MHz (100x30)(Bus de 64 bits quadpumped)1.5v
Socket 603
8KB datos (4-vías)12k µoperaciones (8-vías)512KB L2 unificada integrada (8-vías)4MB L3 integrada (8-vías)* 64GB cacheable
169 millones0.13µm ancho?mm² área
Xeon MP 3.16G
603 pines3000MHz (100x30)(Bus de 64 bits quadpumped)1.5v
Socket 603
8KB datos (4-vías)12k µoperaciones (8-vías)512KB L2 unificada integrada (8-vías)4MB L3 integrada (8-vías)* 64GB cacheable
169 millones0.13µm ancho?mm² área
Xeon MP 3.16G
MMX SSE SSE2 SSE3(Cranfod)(Hyperthreading, EM64T, NX bit)Marzo 29, 2005 - {$722}
604 pines3166MHz (166x19)(Bus de 64 bits quadpumped)1.4v
Socket 604
16KB datos (?-vías)12k µoperaciones (8-vías)1MB L2 unificada integrada (8-vías)* ?GB cacheable
? millones0.09µm ancho?mm² área
604 pines3166MHz (166x19)(Bus de 64 bits quadpumped)1.4v
Socket 604
16KB datos (?-vías)12k µoperaciones (8-vías)1MB L2 unificada integrada (8-vías)* ?GB cacheable
? millones0.09µm ancho?mm² área
Xeon MP 3.66G
MMX SSE SSE2 SSE3(Cranfod)(Hyperthreading, EM64T, NX bit)Marzo 29, 2005 - {$963}
604 pines3666MHz (166x22)(Bus de 64 bits quadpumped)1.4v
Socket 604
16KB datos (?-vías)12k µoperaciones (8-vías)1MB L2 unificada integrada (8-vías)* ?GB cacheable
? millones0.09µm ancho?mm² área
Xeon MP 2.83G
604 pines3666MHz (166x22)(Bus de 64 bits quadpumped)1.4v
Socket 604
16KB datos (?-vías)12k µoperaciones (8-vías)1MB L2 unificada integrada (8-vías)* ?GB cacheable
? millones0.09µm ancho?mm² área
Xeon MP 2.83G
MMX SSE SSE2 SSE3(Potomac)(Hyperthreading, EM64T, NX bit)Marzo 29, 2005 - {$1177}
604 pines2833MHz (166x17)(Bus de 64 bits quadpumped)1.3875v
Socket 604
16KB datos (?-vías)12k µoperaciones (8-vías)1MB L2 unificada integrada (8-vías)4MB L3 integrada (8-vías)* ?GB cacheable
? millones0.09µm ancho?mm² área
604 pines2833MHz (166x17)(Bus de 64 bits quadpumped)1.3875v
Socket 604
16KB datos (?-vías)12k µoperaciones (8-vías)1MB L2 unificada integrada (8-vías)4MB L3 integrada (8-vías)* ?GB cacheable
? millones0.09µm ancho?mm² área
Xeon MP 3.0G
MMX SSE SSE2 SSE3(Potomac)(Hyperthreading, EM64T, NX bit)Marzo 29, 2005 - {$1980}
604 pines3000MHz (166x18)(Bus de 64 bits quadpumped)1.3875v
Socket 604
16KB datos (?-vías)12k µoperaciones (8-vías)1MB L2 unificada integrada (8-vías)8MB L3 integrada (8-vías)* ?GB cacheable
? millones0.09µm ancho?mm² área
604 pines3000MHz (166x18)(Bus de 64 bits quadpumped)1.3875v
Socket 604
16KB datos (?-vías)12k µoperaciones (8-vías)1MB L2 unificada integrada (8-vías)8MB L3 integrada (8-vías)* ?GB cacheable
? millones0.09µm ancho?mm² área
Xeon MP 3.33G
MMX SSE SSE2 SSE3(Potomac)(Hyperthreading, EM64T, NX bit)Marzo 29, 2005 - {$3692}
604 pines3333MHz (166x20)(Bus de 64 bits quadpumped)1.3875v
Socket 604
16KB datos (?-vías)12k µoperaciones (8-vías)1MB L2 unificada integrada (8-vías)8MB L3 integrada (8-vías)* ?GB cacheable
? millones0.09µm ancho?mm² área
604 pines3333MHz (166x20)(Bus de 64 bits quadpumped)1.3875v
Socket 604
16KB datos (?-vías)12k µoperaciones (8-vías)1MB L2 unificada integrada (8-vías)8MB L3 integrada (8-vías)* ?GB cacheable
? millones0.09µm ancho?mm² área
Xeon MP 3.5G
MMX SSE SSE2 SSE3(Potomac)(Hyperthreading, EM64T, NX bit)2006?
604 pines3500MHz (166x21)(Bus de 64 bits quadpumped)1.3875v
Socket 604
16KB datos (?-vías)12k µoperaciones (8-vías)1MB L2 unificada integrada (8-vías)8MB L3 integrada (8-vías)* ?GB cacheable
? millones0.09µm ancho?mm² área
Xeon 7020
604 pines3500MHz (166x21)(Bus de 64 bits quadpumped)1.3875v
Socket 604
16KB datos (?-vías)12k µoperaciones (8-vías)1MB L2 unificada integrada (8-vías)8MB L3 integrada (8-vías)* ?GB cacheable
? millones0.09µm ancho?mm² área
Xeon 7020
MMX SSE SSE2 SSE3(Paxville MP)(dual core, Hyperthreading, EM64T, NX bit)Noviembre 1, 2006 - {$1177}
604 pines2666MHz (166x16)(Bus de 64 bits quadpumped)?v
Socket 604
2x 16KB datos (8-vías)2x 12k µoperaciones (8-vías)2x 1MB L2 unificada integrada (8-vías)* ?GB cacheable
? millones0.09µm ancho?mm² área
604 pines2666MHz (166x16)(Bus de 64 bits quadpumped)?v
Socket 604
2x 16KB datos (8-vías)2x 12k µoperaciones (8-vías)2x 1MB L2 unificada integrada (8-vías)* ?GB cacheable
? millones0.09µm ancho?mm² área
Xeon 7030
MMX SSE SSE2 SSE3(Paxville MP)(dual core, Hyperthreading, EM64T, NX bit)Noviembre 1, 2006 - {$1980}
604 pines2800MHz (200x14)(Bus de 64 bits quadpumped)?v
Socket 604
2x 16KB datos (8-vías)2x 12k µoperaciones (8-vías)2x 1MB L2 unificada integrada (8-vías)* ?GB cacheable
? millones0.09µm ancho?mm² área
604 pines2800MHz (200x14)(Bus de 64 bits quadpumped)?v
Socket 604
2x 16KB datos (8-vías)2x 12k µoperaciones (8-vías)2x 1MB L2 unificada integrada (8-vías)* ?GB cacheable
? millones0.09µm ancho?mm² área
Xeon 7040
MMX SSE SSE2 SSE3(Paxville MP)(dual core, Hyperthreading, EM64T, NX bit)Noviembre 1, 2006 - {$3157}
604 pines3000MHz (166x18)(Bus de 64 bits quadpumped)?v
Socket 604
2x 16KB datos (8-vías)2x 12k µoperaciones (8-vías)2x 2MB L2 unificada integrada (8-vías)* ?GB cacheable
? millones0.09µm ancho?mm² área
604 pines3000MHz (166x18)(Bus de 64 bits quadpumped)?v
Socket 604
2x 16KB datos (8-vías)2x 12k µoperaciones (8-vías)2x 2MB L2 unificada integrada (8-vías)* ?GB cacheable
? millones0.09µm ancho?mm² área
Xeon 7041
MMX SSE SSE2 SSE3(Paxville MP)(dual core, Hyperthreading, EM64T, NX bit)Noviembre 1, 2006 - {$3157}
604 pines3000MHz (200x15)(Bus de 64 bits quadpumped)?v
Socket 604
2x 16KB datos (8-vías)2x 12k µoperaciones (8-vías)2x 2MB L2 unificada integrada (8-vías)* ?GB cacheable
? millones0.09µm ancho?mm² área
604 pines3000MHz (200x15)(Bus de 64 bits quadpumped)?v
Socket 604
2x 16KB datos (8-vías)2x 12k µoperaciones (8-vías)2x 2MB L2 unificada integrada (8-vías)* ?GB cacheable
? millones0.09µm ancho?mm² área
Xeon serie 7000
MMX SSE SSE2 SSE3(Paxville MP)(dual core, Hyperthreading, EM64T, NX bit)Dec 2006?
604 pines?MHz (200x?)(Bus de 64 bits quadpumped)?v
Socket 604
2x 16KB datos (8-vías)2x 12k µoperaciones (8-vías)2x 1MB L2 unificada integrada (8-vías)* ?GB cacheable
? millones0.09µm ancho?mm² área
Xeon 7110N
604 pines?MHz (200x?)(Bus de 64 bits quadpumped)?v
Socket 604
2x 16KB datos (8-vías)2x 12k µoperaciones (8-vías)2x 1MB L2 unificada integrada (8-vías)* ?GB cacheable
? millones0.09µm ancho?mm² área
Xeon 7110N
MMX SSE SSE2 SSE3(Tulsa)(dual core, Hyperthreading, EM64T, NX bit)Agosto 29, 2006 - {$856}
604 pines2500MHz (166x15)(Bus de 64 bits quadpumped)?v
Socket 604
2x 16KB datos (8-vías)2x 12k µoperaciones (8-vías)2x 1MB L2 unificada integrada (8-vías)4MB on-Área shared L3 (16-vías)* ?GB cacheable
1600+ millones0.065µm ancho435mm² área
604 pines2500MHz (166x15)(Bus de 64 bits quadpumped)?v
Socket 604
2x 16KB datos (8-vías)2x 12k µoperaciones (8-vías)2x 1MB L2 unificada integrada (8-vías)4MB on-Área shared L3 (16-vías)* ?GB cacheable
1600+ millones0.065µm ancho435mm² área
Xeon 7110M
MMX SSE SSE2 SSE3(Tulsa)(dual core, Hyperthreading, EM64T, NX bit)Agosto 29, 2006 - {$856}
604 pines2600MHz (200x13)(Bus de 64 bits quadpumped)?v
Socket 604
2x 16KB datos (8-vías)2x 12k µoperaciones (8-vías)2x 1MB L2 unificada integrada (8-vías)4MB on-Área shared L3 (16-vías)* ?GB cacheable
1600+ millones0.065µm ancho435mm² área
604 pines2600MHz (200x13)(Bus de 64 bits quadpumped)?v
Socket 604
2x 16KB datos (8-vías)2x 12k µoperaciones (8-vías)2x 1MB L2 unificada integrada (8-vías)4MB on-Área shared L3 (16-vías)* ?GB cacheable
1600+ millones0.065µm ancho435mm² área
Xeon 7120N
MMX SSE SSE2 SSE3(Tulsa)(dual core, Hyperthreading, EM64T, NX bit)Agosto 29, 2006 - {$1177}
604 pines3000MHz (166x18)(Bus de 64 bits quadpumped)?v
Socket 604
2x 16KB datos (8-vías)2x 12k µoperaciones (8-vías)2x 1MB L2 unificada integrada (8-vías)4MB on-Área shared L3 (16-vías)* ?GB cacheable
1600+ millones0.065µm ancho435mm² área
604 pines3000MHz (166x18)(Bus de 64 bits quadpumped)?v
Socket 604
2x 16KB datos (8-vías)2x 12k µoperaciones (8-vías)2x 1MB L2 unificada integrada (8-vías)4MB on-Área shared L3 (16-vías)* ?GB cacheable
1600+ millones0.065µm ancho435mm² área
Xeon 7120M
MMX SSE SSE2 SSE3(Tulsa)(dual core, Hyperthreading, EM64T, NX bit)Agosto 29, 2006 - {$1177}
604 pines3000MHz (200x15)(Bus de 64 bits quadpumped)?v
Socket 604
2x 16KB datos (8-vías)2x 12k µoperaciones (8-vías)2x 1MB L2 unificada integrada (8-vías)4MB on-Área shared L3 (16-vías)* ?GB cacheable
1600+ millones0.065µm ancho435mm² área
604 pines3000MHz (200x15)(Bus de 64 bits quadpumped)?v
Socket 604
2x 16KB datos (8-vías)2x 12k µoperaciones (8-vías)2x 1MB L2 unificada integrada (8-vías)4MB on-Área shared L3 (16-vías)* ?GB cacheable
1600+ millones0.065µm ancho435mm² área
Xeon 7130N
MMX SSE SSE2 SSE3(Tulsa)(dual core, Hyperthreading, EM64T, NX bit)Agosto 29, 2006 - {$1391}
604 pines3166MHz (166x19)(Bus de 64 bits quadpumped)?v
Socket 604
2x 16KB datos (8-vías)2x 12k µoperaciones (8-vías)2x 1MB L2 unificada integrada (8-vías)8MB on-Área shared L3 (16-vías)* ?GB cacheable
1600+ millones0.065µm ancho435mm² área
604 pines3166MHz (166x19)(Bus de 64 bits quadpumped)?v
Socket 604
2x 16KB datos (8-vías)2x 12k µoperaciones (8-vías)2x 1MB L2 unificada integrada (8-vías)8MB on-Área shared L3 (16-vías)* ?GB cacheable
1600+ millones0.065µm ancho435mm² área
Xeon 7130M
MMX SSE SSE2 SSE3(Tulsa)(dual core, Hyperthreading, EM64T, NX bit)Agosto 29, 2006 - {$1391}
604 pines3200MHz (200x16)(Bus de 64 bits quadpumped)?v
Socket 604
2x 16KB datos (8-vías)2x 12k µoperaciones (8-vías)2x 1MB L2 unificada integrada (8-vías)8MB on-Área shared L3 (16-vías)* ?GB cacheable
1600+ millones0.065µm ancho435mm² área
604 pines3200MHz (200x16)(Bus de 64 bits quadpumped)?v
Socket 604
2x 16KB datos (8-vías)2x 12k µoperaciones (8-vías)2x 1MB L2 unificada integrada (8-vías)8MB on-Área shared L3 (16-vías)* ?GB cacheable
1600+ millones0.065µm ancho435mm² área
Xeon 7140N
MMX SSE SSE2 SSE3(Tulsa)(dual core, Hyperthreading, EM64T, NX bit)Agosto 29, 2006 - {$1980}
604 pines3333MHz (166x20)(Bus de 64 bits quadpumped)?v
Socket 604
2x 16KB datos (8-vías)2x 12k µoperaciones (8-vías)2x 1MB L2 unificada integrada (8-vías)16MB on-Área shared L3 (16-vías)* ?GB cacheable
1600+ millones0.065µm ancho435mm² área
604 pines3333MHz (166x20)(Bus de 64 bits quadpumped)?v
Socket 604
2x 16KB datos (8-vías)2x 12k µoperaciones (8-vías)2x 1MB L2 unificada integrada (8-vías)16MB on-Área shared L3 (16-vías)* ?GB cacheable
1600+ millones0.065µm ancho435mm² área
Xeon 7140M
MMX SSE SSE2 SSE3(Tulsa)(dual core, Hyperthreading, EM64T, NX bit)Agosto 29, 2006 - {$1980}
604 pines3400MHz (200x17)(Bus de 64 bits quadpumped)?v
Socket 604
2x 16KB datos (8-vías)2x 12k µoperaciones (8-vías)2x 1MB L2 unificada integrada (8-vías)16MB on-Área shared L3 (16-vías)* ?GB cacheable
1600+ millones0.065µm ancho435mm² área
Xeon SOSSAMAN
604 pines3400MHz (200x17)(Bus de 64 bits quadpumped)?v
Socket 604
2x 16KB datos (8-vías)2x 12k µoperaciones (8-vías)2x 1MB L2 unificada integrada (8-vías)16MB on-Área shared L3 (16-vías)* ?GB cacheable
1600+ millones0.065µm ancho435mm² área
Xeon SOSSAMAN
MMX SSE SSE2 SSE3(Sossaman)(dual core, Hyperthreading, EM64T, NX bit)2006
604 pines?MHz (166x?)(Bus de 64 bits quadpumped)?v
Socket 604
2x 16KB datos (8-vías)2x 12k µoperaciones (8-vías)2x ?MB L2 unificada integrada (8-vías)* ?GB cacheable
? millones0.065µm ancho?mm² área
604 pines?MHz (166x?)(Bus de 64 bits quadpumped)?v
Socket 604
2x 16KB datos (8-vías)2x 12k µoperaciones (8-vías)2x ?MB L2 unificada integrada (8-vías)* ?GB cacheable
? millones0.065µm ancho?mm² área
HARDWARE - MICROPROCESADOR INTEL ITANIUM 2
FOTOS DEL MICROPROCESADOR INTEL ITANIUM 2
FOTO MICROPROCESADOR INTEL ITANIUM 2
MOTHER PARA MICROPROCESADOR INTEL ITANIUM 2
SOCKET PAC 418
FOTO SOCKET PAC 611
MicroProcesador Intel Itanium 2
Placa Mother para MicroProcesador Intel Itanium 2
Intel Itanium/Itanium 2
Núcleo Intel
Nº de pines, bus, multiplicado y voltaje
Socket
L1/L2/L3 Cache
Transistores
Itanium-733 MMX SSE(Merced)Julio, 2001
418 pines733MHz (133x5.5)(Bus de 64 bits dualpumped)?v
PAC418
16KB datos (4-vías)16KB instrucciones (4-vías)96KB L2 unificada integrada (6-vías)2MB o4MB unificada L3 (4-vías)* 16TB cacheable
25 millones0.18µm ancho~300mm² área? millones L3 {?µm - ?mm²} (2MB)295 millones L3 {?µm - ?mm²} (4MB)
Itanium-800 MMX SSE(Merced)Julio, 2001
418 pines800MHz (133x6.0)(Bus de 64 bits dualpumped)?v
PAC418
16KB datos (4-vías)16KB instrucciones (4-vías)96KB L2 unificada integrada (6-vías)2MB o4MB unificada L3 (4-vías)* 16TB cacheable
25 millones0.18µm ancho~300mm² área? millones L3 {?µm - ?mm²} (2MB)295 millones L3 {?µm - ?mm²} (4MB)
Itanium 2-900 MMX SSE(McKinley)Julio 8, 2002 - {$1338} (1.5MB)
611 pines900MHz (200x4.5)(128-bit dual-pumped bus)?v
PAC611
16KB datos16KB instrucciones256KB L2 unificada integrada1.5MB on-Área unificada L3* ?GB cacheable
221 millones0.18µm ancho463mm² área
Itanium 2-1.0G MMX SSE(McKinley)Julio 8, 2002 - {$?} (1.5MB)Julio 8, 2002 - {$4226} (3MB)
611 pines1000MHz (200x5.0)(128-bit dual-pumped bus)?v
PAC611
16KB datos16KB instrucciones256KB L2 unificada integrada1.5MB o3MB on-Área unificada L3* ?GB cacheable
221 millones0.18µm ancho463mm² área
Itanium 2-1.3G MMX SSE(Madison) - copper chipJunio 30, 2003 - {$1338}
611 pines1300MHz (200x6.5)(128-bit dual-pumped bus)?v
PAC611
16KB datos16KB instrucciones256KB L2 unificada integrada3MB on-Área unificada L3* ?GB cacheable
~500 millones0.13µm ancho?mm² área
Itanium 2-1.4G MMX SSE(Madison) - copper chipJunio 30, 2003 - {$2247}
611 pines1400MHz (200x7.0)(128-bit dual-pumped bus)?v
PAC611
16KB datos16KB instrucciones256KB L2 unificada integrada4MB on-Área unificada L3* ?GB cacheable
~500 millones0.13µm ancho?mm² área
Itanium 2-1.5G MMX SSE(Madison) - copper chipJunio 30, 2003 - {$3692} (6MB)Noviembre, 2004 (4MB)
611 pines1500MHz (200x7.5)(128-bit dual-pumped bus)?v
PAC611
16KB datos16KB instrucciones256KB L2 unificada integrada4MB o6MB on-Área unificada L3* ?GB cacheable
~500 millones0.13µm ancho?mm² área
Itanium 2-1.6G MMX SSE(Madison 9M)Noviembre, 2004
611 pines1600MHz (200x8.0)(128-bit dual-pumped bus)?v
PAC611
16KB datos16KB instrucciones256KB L2 unificada integrada6MB o9MB on-Área unificada L3* ?GB cacheable
? millones?µm ancho?mm² área
Itanium 2-1.66G MMX SSE(Madison 9M)Julio, 2005
611 pines1666MHz (333x5.0)(128-bit dual-pumped bus)?v
PAC611
16KB datos16KB instrucciones256KB L2 unificada integrada6MB o9MB on-Área unificada L3* ?GB cacheable
? millones?µm ancho?mm² área
LV Itanium 2-1.0G MMX SSE(Deerfield)Septiembre 8, 2003 - {$744}
611 pines1000MHz (200x5.0)(128-bit dual-pumped bus)?v
PAC611
16KB datos16KB instrucciones256KB L2 unificada integrada1.5MB on-Área unificada L3* ?GB cacheable
? millones0.13µm ancho?mm² área
LV Itanium 2-1.3G MMX SSE(Deerfield)Noviembre, 2004
611 pines1300MHz (200x6.5)(128-bit dual-pumped bus)?v
PAC611
16KB datos16KB instrucciones256KB L2 unificada integrada3MB on-Área unificada L3* ?GB cacheable
? millones0.13µm ancho?mm² área
Itanium 2-1.4G MMX SSE(Deerfield)Septiembre 8, 2003 - {$1172} (1.5MB)Abril 13, 2004 - {$1172} (3MB)
611 pines1400MHz (200x7.0)(128-bit dual-pumped bus)?v
PAC611
16KB datos16KB instrucciones256KB L2 unificada integrada1.5MB o3MB on-Área unificada L3* ?GB cacheable
? millones0.13µm ancho?mm² área
Itanium 2-1.6G MMX SSE(Deerfield)Mayo, 2004 - {$2408}
611 pines1600MHz (200x8.0)(128-bit dual-pumped bus)?v
PAC611
16KB datos16KB instrucciones256KB L2 unificada integrada3MB on-Área unificada L3* ?GB cacheable
? millones0.13µm ancho?mm² área
Itanium 2-1.6G MMX SSE(Deerfield)Noviembre, 2004 - {$2408}
611 pines1600MHz (266x6.0)(128-bit dual-pumped bus)?v
PAC611
16KB datos16KB instrucciones256KB L2 unificada integrada3MB on-Área unificada L3* ?GB cacheable
? millones0.13µm ancho?mm² área
Itanium 2-9010 MMX SSE(Montecito)(Hyperthreading)2006?
611 pines1600MHz (200x8.0)(128-bit dual-pumped bus)?v
PAC611
?KB datos?KB instrucciones1MB L2 unificada integrada6MB on-Área unificada L3* ?GB cacheable
1720 millones0.09µm ancho?mm² área
Itanium 2-9020 MMX SSE(Montecito)(dual coe, Hyperthreading)2006?
611 pines1400MHz (200x7.0)(128-bit dual-pumped bus)?v
PAC611
2x ?KB datos2x ?KB instrucciones2x 1MB L2 unificada integrada2x 9MB on-Área unificada L3* ?GB cacheable
1720 millones0.09µm ancho?mm² área
Itanium 2-9040 MMX SSE(Montecito)(dual coe, Hyperthreading)2006?
611 pines1600MHz (266x6.0)(128-bit dual-pumped bus)?v
PAC611
2x ?KB datos2x ?KB instrucciones2x 1MB L2 unificada integrada2x 9MB on-Área unificada L3* ?GB cacheable
1720 millones0.09µm ancho?mm² área
Itanium 2-??? MMX SSE(Montecito)(dual coe, Hyperthreading)2006?
611 pines?MHz (?x?)(128-bit dual-pumped bus)?v
PAC611
2x ?KB datos2x ?KB instrucciones2x 1MB L2 unificada integrada2x 12MB on-Área unificada L3* ?GB cacheable
1720 millones0.09µm ancho?mm² área
Itanium 2-??? MMX SSE(Fanwood - 2-vías)(dual coe, Hyperthreading)2006?
? pines?MHz (?x?)(128-bit dual-pumped bus)?v
?
2x ?KB datos2x ?KB instrucciones2x ?MB L2 unificada integrada2x ?MB on-Área unificada L3* ?GB cacheable
? millones?µm ancho?mm² área
Itanium 2-??? MMX SSE(Millington - 2-vías)(dual coe, Hyperthreading)2006?
? pines?MHz (?x?)(128-bit dual-pumped bus)?v
?
2x ?KB datos2x ?KB instrucciones2x ?MB L2 unificada integrada2x ?MB on-Área unificada L3* ?GB cacheable
? millones?µm ancho?mm² área
Itanium 2-??? MMX SSE(Shavano)(Hyperthreading)2006?
? pines?MHz (?x?)(128-bit dual-pumped bus)?v
?
?KB datos?KB instrucciones?MB L2 unificada integrada?MB on-Área unificada L3* ?GB cacheable
? millones?µm ancho?mm² área
Itanium 2-??? MMX SSE(Montvale)(dual coe, Hyperthreading)2006?
? pines?MHz (?x?)(128-bit dual-pumped bus)?v
?
2x ?KB datos2x ?KB instrucciones2x 1MB L2 unificada integrada2x 12MB on-Área unificada L3* ?GB cacheable
? millones0.065µm ancho?mm² área
Itanium 3-??? MMX SSE(Tukwila)(multi coe, Hyperthreading)2006?
? pines?MHz (?x?)(?-bit ?-pumped bus)?v
?
4x ?KB datos4x ?KB instrucciones4x ?MB L2 unificada integrada4x ?MB on-Área unificada L3* ?GB cacheable
? millones0.065µm ancho?mm² área
Itanium 3-??? MMX SSE(Dimona)(dual coe, Hyperthreading)2006?
? pines?MHz (?x?)(?-bit ?-pumped bus)?v
?
2x ?KB datos2x ?KB instrucciones2x ?MB L2 unificada integrada2x ?MB on-Área unificada L3* ?GB cacheable
? millones?µm ancho?mm² área
Itanium 3-??? MMX SSE(Poulson)(multi coe, Hyperthreading)2006?
? pines?MHz (?x?)(?-bit ?-pumped bus)?v
?
4x ?KB datos4x ?KB instrucciones4x ?MB L2 unificada integrada
? millones?µm ancho?mm² área
TUTORIALES HARDWARE - MICROPROCESADORES INTEL XEON DUAL CORE
FOTOS DEL MICROPROCESADOR INTEL XEON DUAL CORE
PARA SOCKET 771
PARA SOCKET 771
INTEL PENTIUM XEON 3200
CON BUS DE 800 MHZ
FOTO-SOCKET-771-LGA
Xeon (Socket 771)
Núcleo Intel
Nº de pines, bus, multiplicado y voltaje
Socket
L1/L2/L3 Cache
Transistores
Xeon 5030 MMX SSE SSE2 SSE3(Dempsey)(dual área, Hyperthreading, EM64T, NX bit, VT)Mayo 23, 2006
771 bolas2666MHz (166x16)(Bus de 64 bits quadpumped)?v
Socket 771
2x 16KB datos (8-vías)2x 12k µoperaciones (8-vías)2x 2MB L2 unificada integrada (8-vías)* ?GB cacheable
230 millones0.065µm ancho206mm² área
Xeon 5050 MMX SSE SSE2 SSE3(Dempsey)(dual área, Hyperthreading, EM64T, NX bit, VT)Mayo 23, 2006
771 bolas3000MHz (166x18)(Bus de 64 bits quadpumped)?v
Socket 771
2x 16KB datos (8-vías)2x 12k µoperaciones (8-vías)2x 2MB L2 unificada integrada (8-vías)* ?GB cacheable
230 millones0.065µm ancho206mm² área
Xeon 5060 MMX SSE SSE2 SSE3(Dempsey)(dual área, Hyperthreading, EM64T, NX bit, VT)Mayo 23, 2006
771 bolas3200MHz (266x12)(Bus de 64 bits quadpumped)?v
Socket 771
2x 16KB datos (8-vías)2x 12k µoperaciones (8-vías)2x 2MB L2 unificada integrada (8-vías)* ?GB cacheable
230 millones0.065µm ancho206mm² área
Xeon 5063 MMX SSE SSE2 SSE3(Dempsey)(dual área, Hyperthreading, EM64T, NX bit, VT)Mayo 23, 2006
771 bolas3200MHz (266x12)(Bus de 64 bits quadpumped)?v
Socket 771
2x 16KB datos (8-vías)2x 12k µoperaciones (8-vías)2x 2MB L2 unificada integrada (8-vías)* ?GB cacheable
230 millones0.065µm ancho206mm² área
Xeon 5080 MMX SSE SSE2 SSE3(Dempsey)(dual área, Hyperthreading, EM64T, NX bit, VT)Mayo 23, 2006
771 bolas3733MHz (266x14)(Bus de 64 bits quadpumped)?v
Socket 771
2x 16KB datos (8-vías)2x 12k µoperaciones (8-vías)2x 2MB L2 unificada integrada (8-vías)* ?GB cacheable
230 millones0.065µm ancho206mm² área
Núcleo Intel
Nº de pines, bus, multiplicado y voltaje
Socket
L1/L2/L3 Cache
Transistores
Xeon 5110 MMX SSE SSE2 SSE3(Woodcrest)(dual coe, EM64T)Junio 26, 2006
771 bolas1600MHz (266x6)(Bus de 64 bits quadpumped)?v
Socket 771
2x 32KB datos (8-vías)2x 32KB instrucciones (8-vías)4MB on-Área shared L2 (16-vías)* 64GB cacheable
? millones0.065µm ancho?mm² área
Xeon 5120 MMX SSE SSE2 SSE3(Woodcrest)(dual coe, EM64T)Junio 26, 2006
771 bolas1866MHz (266x7)(Bus de 64 bits quadpumped)?v
Socket 771
2x 32KB datos (8-vías)2x 32KB instrucciones (8-vías)4MB on-Área shared L2 (16-vías)* 64GB cacheable
? millones0.065µm ancho?mm² área
Xeon 5130 MMX SSE SSE2 SSE3(Woodcrest)(dual coe, EM64T)Junio 26, 2006
771 bolas2000MHz (333x6)(Bus de 64 bits quadpumped)?v
Socket 771
2x 32KB datos (8-vías)2x 32KB instrucciones (8-vías)4MB on-Área shared L2 (16-vías)* 64GB cacheable
? millones0.065µm ancho?mm² área
Xeon 5140 MMX SSE SSE2 SSE3(Woodcrest)(dual coe, EM64T)Junio 26, 2006
771 bolas2333MHz (333x7)(Bus de 64 bits quadpumped)?v
Socket 771
2x 32KB datos (8-vías)2x 32KB instrucciones (8-vías)4MB on-Área shared L2 (16-vías)* 64GB cacheable
? millones0.065µm ancho?mm² área
Xeon LV 5148 MMX SSE SSE2 SSE3(Woodcrest)(dual coe, EM64T)Junio 26, 2006
771 bolas2333MHz (333x7)(Bus de 64 bits quadpumped)?v
Socket 771
2x 32KB datos (8-vías)2x 32KB instrucciones (8-vías)4MB on-Área shared L2 (16-vías)* 64GB cacheable
? millones0.065µm ancho?mm² área
Xeon 5150 MMX SSE SSE2 SSE3(Woodcrest)(dual coe, EM64T)Junio 26, 2006
771 bolas2666MHz (333x8)(Bus de 64 bits quadpumped)?v
Socket 771
2x 32KB datos (8-vías)2x 32KB instrucciones (8-vías)4MB on-Área shared L2 (16-vías)* 64GB cacheable
? millones0.065µm ancho?mm² área
Xeon 5160 MMX SSE SSE2 SSE3(Woodcrest)(dual coe, EM64T)Junio 26, 2006
771 bolas3000MHz (333x9)(Bus de 64 bits quadpumped)?v
Socket 771
2x 32KB datos (8-vías)2x 32KB instrucciones (8-vías)4MB on-Área shared L2 (16-vías)* 64GB cacheable
? millones0.065µm ancho?mm² área
Xeon MMX SSE SSE2 SSE3(Woodcrest)(dual coe, EM64T)2006?
771 bolas?MHz (333x?)(Bus de 64 bits quadpumped)?v
Socket 771
2x 32KB datos (8-vías)2x 32KB instrucciones (8-vías)4MB on-Área shared L2 (16-vías)* 64GB cacheable
? millones0.065µm ancho?mm² área
??? MMX SSE SSE2 SSE3(Tigerton)(cuádruple core, EM64T)2007?
771 bolas?MHz (?x?)(Bus de 64 bits quadpumped)?v
Socket 771
2x 32KB datos (8-vías)2x 32KB instrucciones (8-vías)2x ?MB L2 unificada integrada (?-vías)* 64GB cacheable
? millones?µm ancho?mm² área
??? MMX SSE SSE2 SSE3(Clovertown)(cuádruple core, dual área, EM64T)2007?
771 bolas?MHz (?x?)(Bus de 64 bits quadpumped)?v
Socket 771
4x 32KB datos (8-vías)4x 32KB instrucciones (8-vías)2x 4MB on-Área shared L2 (16-vías)* 64GB cacheable
? millones?µm ancho?mm² área
??? MMX SSE SSE2 SSE3(Whitefield)(multi coe, EM64T)2008?
771 bolas?MHz (?x?)(Bus de 64 bits quadpumped)?v
Socket 771
?x 32KB datos (8-vías)?x 32KB instrucciones (8-vías)?MB on-Área shared L2 (?-vías)* 64GB cacheable
? millones0.065µm ancho?mm² área
??? MMX SSE SSE2 SSE3(Dunnington)(multi coe, EM64T)2008?
771 bolas?MHz (?x?)(Bus de 64 bits quadpumped)?v
Socket 771
?x 32KB datos (8-vías)?x 32KB instrucciones (8-vías)?MB on-Área shared L2 (?-vías)* 64GB cacheable
? millones?µm ancho?mm² área
??? MMX SSE SSE2 SSE3(Hapertown)(8 coe, quad área, EM64T)2008?
771 bolas?MHz (?x?)(Bus de 64 bits quadpumped)?v
Socket 771
8x 32KB datos (8-vías)8x 32KB instrucciones (8-vías)?MB on-Área shared L2 (?-vías)* 64GB cacheable
? millones0.045µm ancho?mm² área
Suscribirse a:
Entradas (Atom)
